

# Introduzione alla Programmazione Assembly 8 bit



RP RetroProgramming Italia presenta un corso introduttivo alle CPU 8 bit 65xx, MC680x, Z80



### Indice

T	Introd	uzione alla programmazione Assembly 8 bit.	4
1		strumenti di lavoro.	<b>5</b>
	1.2 Per	ché studiare l'Assembly?	6
2	Brevissi	mi cenni di storia del calcolo automatico.	7
		ılogico o digitale?	8
	2.2 Har	vard vs Von Neumann	9
3	Elemen	i di aritmetica per il calcolo digitale.	12
•		nenclatura di base	
		i numeriche non decimali.	
	3.3 Cer	ni di aritmetica in base binaria	16
	3.3.		
	3.4 Cer	ni sulle operazioni logiche combinatorie	17
Η	Prog	m rammazione~Assembly~MCS6502/10	20
4			21
			21
		±	21
	4.2.	, , , , , , , , , , , , , , , , , , , ,	23
	4.2.		23
	4.2. $4.2.$		$\frac{25}{25}$
	4.2.		$\frac{23}{28}$
			28
	4.3.		32
	4.3.	2 AND	32
	4.3.		32
	4.3.		33
	4.3.		33
	4.3.	·	33
	4.3. 4.3.		$\frac{34}{34}$
	4. 3. 4. 3.		
		10 BPL	35
			35
		12 BVC	36
	4.3.	13 BVS	36
	4.3.	14 CLC	36
		15 CLD	36
		16 CLI	36
		17 CLV	37
		18 CMP	37
		19 CPX	37 38
		21 DEC	38

INDICE 2

		4.3.22	DEX
		4.3.23	DEY
		4.3.24	EOR
		4.3.25	INC
		4.3.26	INX
		4.3.27	INY
		4.3.28	JMP
		4.3.29	JSR
		4.3.30	LDA
		4.3.31	LDX
		4.3.32	LDY
		4.3.33	LSR
		4.3.34	NOP
		4.3.35	ORA
		4.3.36	PHA
		4.3.37	PHP
		4.3.38	PLA
		4.3.39	PLP
		4.3.40	ROL
		4.3.41	ROR
		4.3.42	
		4.3.43	
		4.3.44	
		4.3.45	
		4.3.46	
		4.3.47	
			STA
			STX
			STY
			TAX
			TAY
			TSX
			TXA
			TXS
			TYA
	4.4		co dei tempi di esecuzione
	1. 1	Siliouti	co del compi di obcodizione.
5	Eser	mpi di	programmazione Assembly. 50
	5.1	Strum	enti di lavoro.
	5.2	Lavora	re senza un Assembler
	5.3	Lavora	m re~con~l'Assembler.
		5.3.1	Sintassi e direttive CBM Prg Studio
		5.3.2	La gestione delle variabili
	5.4	Esemp	i di codice Assembly
		5.4.1	Costrutti di controllo del flusso e idiomi caratteristici
			5.4.1.1 Alcune forme di IFTHEN
			5.4.1.2 Loop e dintorni
		5.4.2	Esempi aritmetici di base
			5.4.2.1 Somma a 8 bit
			5.4.2.2 Somma a 8 bit: una soluzione alternativa
			5.4.2.3 Somma a 16 bit
			5.4.2.4 Somma di un array di byte
			5.4.2.5 Somma segnata (complemento a due)
			5.4.2.6 Sottrazione a 16 bit
			5.4.2.7 Aritmetica decimale (BCD)
		5.4.3	Esempi aritmetici più avanzati
			5.4.3.1 Moltiplicazione (e divisione) per una costante
			5.4.3.2 Moltiplicazione (e divisione) 8x8 bit
		5.4.4	Istruzioni logiche e conversioni
			5.4.4.1 Operazioni logiche fondamentali
			5.4.4.2 Scorrimenti e rotazioni

INDICE	3

6	Conclusioni.		94
	5.4.4.4	CRC16	92
	5.4.4.3	Funzione di parità e dintorni	89

### Parte I

# Introduzione alla programmazione Assembly 8 bit.

### Capitolo 1

### Introduzione.

Il presente corso è rivolto a principianti della retroprogrammazione in Assembly, possibilmente con pregressa esperienza nell'uso di linguaggi di alto livello. Si cercherà di mantenere elementare il livello della trattazione, mirando alla massima chiarezza: anche a discapito del rigore formale, laddove necessario.

La programmazione in linguaggio Assembly non assomiglia ad alcuno dei compiti che il lettore può avere fin qui affrontato. Su una nota enciclopedia online, alla voce dedicata all'Assembly, si legge (non senza un ampio sorriso) che qualche ingenuo anonimo estensore ha ritenuto necessario specificare che il linguaggio Assembly «non offre alcun controllo sui tipi». Ciò equivale a dire che, entrando in un grande autosalone, potremmo trovare un vistoso cartello che con serietà ci redarguisce: «Attenzione! Le autovetture in vendita in questa concessionaria non sono omologate per la pesca d'altura.».

Umorismo involontario a parte, un file sorgente in linguaggio Assembly si riduce sostanzialmente ad una sequenza di mnemonici di poche lettere (in corrispondenza biunivoca con le *istruzioni* vere e proprie) eventualmente seguiti da operandi (i *dati* o *indirizzi* su cui dette istruzioni operano) laddove previsti. Si lavora esclusivamente su registri e locazioni di memoria (spesso individuate da apposite *label*, ossia etichette), e anche le più elementari operazioni previste dal teorema di Böhm-Jacopini [BJ66], i cicli e le scelte, vengono implementate in modo implicito e decisamente criptico per l'occhio di un programmatore di alto livello. Il risultato finale, dopo il cosiddetto assemblaggio (l'equivalente della compilazione per i linguaggi HLL), non è altro che una lunga sequenza di *valori numerici naturali*, ossia il codice eseguibile vero e proprio, nel quale sono intercalati secondo un preciso schema le istruzioni e i relativi dati.

Si tratta di un approccio unico, a stretto contatto con una mole notevole di dettagli hardware, anche per i più «semplici» microprocessori a 8 bit con set di istruzioni RISC<sup>1</sup>. Un approccio che richiede una costante attenzione agli aspetti di ottimizzazione ed efficienza, a maggior ragione se si parla di retroprogrammazione (o, ancora oggi, sui sistemi embedded con core a 4 e 8 bit di dataword).

Per la massima efficacia e qualità dei risultati, il percorso di studio individuale deve necessariamente seguire la consueta progressione: prima l'architettura hardware, poi il linguaggio macchina in sé, poi i vari Assembler con le loro idiosincrasie sintattiche e sistemi di macro profondamente incompatibili gli uni con gli altri (inclusi i moderni ambienti di cross-development, ormai sempre più necessari), poi la programmazione dei singoli chip periferici specializzati e infine le applicazioni, studiando e ristudiando il codice applicativo che ormai si trova in giro, tra disassemblati e rilasci al pubblico dominio, in quantità esorbitanti. L'assioma fondamentale per la programmazione low level a 8/16 bit è che si impara leggendo molto codice Assembly avanzato scritto da programmatori professionisti e ben preparati: lo studio della mediocrità, dice il grandissimo Harold Bloom, non può che generare altra mediocrità. A sua volta, comprendere nei dettagli tale codice richiede lo studio di svariate tipologie di testi, senza limitarsi al solo Assembly che è il punto di arrivo.

### 1.1 Gli strumenti di lavoro.

Una dotazione oggigiorno davvero minimale per sviluppare in Assembly consiste nell'uso di un home computer d'epoca e di un programma assemblatore (ad esempio, per il C64: Turbo Assembler, Commodore Assembler, Merlin 64, Panther 64, Zeus 64). All'epoca tale dotazione poteva (e doveva, se si voleva fare sul serio) essere estesa con una cartridge dotata di monitor/debugger e, nei casi migliori, con un emulatore di CPU (ad esempio il potente HP 64000, col quale l'Autore ha lavorato per decenni). Ragioni piuttosto ovvie di praticità ed efficienza inducono oggi a prediligere l'uso di simulatori<sup>2</sup> e cross-assembler per PC.

<sup>&</sup>lt;sup>1</sup>RISC è acronimo di Reduced Instruction Set Computer, opposto a CISC (Complex Instruction Set Computer). In realtà applicare tali schemi alle CPU di nostro interesse, nate in prevalenza negli anni Settanta quando i criteri progettuali dei semiconduttori programmabili erano appena agli albori, richiede come minimo una interpretazione estensiva delle definizioni.

<sup>&</sup>lt;sup>2</sup>Per acribia filologica, è bene notare che i termini «emulatore» e «simulatore» usati con leggerezza nel mondo della virtualizzazione non sono in alcun modo sinonimi, né intercambiabili. Se si clicca su «aggiungi al carrello» sulla pagina di un sito di

### 1.2 Perché studiare l'Assembly?

Si presume che il lettore del presente testo sia già in qualche modo motivato all'apprendimento del linguaggio Assembly, per ragioni principalmente ludiche e di amore per il retrocomputing. I fondamentali vantaggi dell'Assembly nell'ambito home e SOHO (Small Office, Home Office, in sostanza il vasto mercato delle piccole imprese e dei professionisti) sono comunque arcinoti dagli anni Settanta dello scorso secolo:

Velocità. Sulle piattaforme di home computing degli anni Ottanta, taluni risultati prestazionali sono notoriamente ottenibili solo e unicamente con un oculato ricorso all'Assembly accuratamente ottimizzato.

Conoscenza. Lo studio del linguaggio Assembly costringe ad una più approfondita conoscenza hardware, del firmware di sistema, dei protocolli di I/O e ne risulta quindi un generale miglioramento della qualità della programmazione.

Interfacciamento. Lavorare a basso livello, a contatto con l'hardware, porta rapidamente a poter sviluppare software di interfacciamento con hardware e sistemi esterni efficiente ed ottimizzato sotto ogni aspetto.

Vi è anche di più. Studiare l'Assembly a 8 (e 16) bit ha un valore ancora attuale per la programmazione di sistemi embedded. La maggioranza dei core odierni a 8 e 16 bit, infatti, è ancora basata sulle CPU e MCU classiche degli anni '80: 6800 e 6502 (tra loro fortemente simili), Z80 e Z180, 8051, 80186. Il motivo è molto semplice: nonostante alcune ingenuità nella progettazione (i metodi formali e le algebre di processo per la progettazione razionale dei set di istruzioni erano ancora di là da venire!), questi core possono vantare centinaia di miliardi di ore di funzionamento sul campo in milioni di applicazioni eterogenee, e quindi offrono il requisito dell'affidabilità che, nel mondo embedded, vale molto più di altre caratteristiche. Tutto ciò senza voler magicamente trasformare il lettore in un esperto di sistemi embedded, metodi formali e normative cogenti (occorrono anni di studi specialistici e certificazioni estremamente selettive!), ma chiarendo che nei livelli di base dell'industrial automation e della domotica, per tacere del DIY, c'è ancora ampissimo spazio per questo genere di programmazione su core di derivazione tradizionale, che sono centinaia: dai Rabbit (Z180) a Tezzaron Semiconductors che offre cloni 8051 capaci di operare fino a ben 300 MIPS.

e-commerce che descrive un **emulatore ICE** (In-Circuit **Emulator**) sarà recapitato a domicilio un oggetto fisico piuttosto ingombrante e decisamente non a buon mercato. L'*emulatore* è solo e unicamente l'apparato **fisico** che da un lato si interfaccia al PC tramite seriale, parallela, USB, Firewire... e dall'altro viene fisicamente inserito, tramite un apposito *pod* con un *transition socket*, su una qualsiasi scheda elettronica, nel socket che normalmente ospita la MCU o CPU (o SoC, DSP, ASIC, FPGA...); in altri casi, tale apparato si interfaccia fisicamente al device sotto test (DUT) tramite un idoneo connettore e un semplice cavo di debug ed emulazione a standard specifico (tipicamente JTAG, oppure strettamente proprietario).

Viceversa, si dice propriamente e unicamente simulatore il software che crea una macchina virtuale simile in tutto ad una data piattaforma hardware, comprensiva di SO e periferiche simulate: che sia un Commodore 64 o piuttosto una SPARCstation o un HP Apollo.

### Capitolo 2

### Brevissimi cenni di storia del calcolo automatico.

La storia dei moderni calcolatori inizia, di fatto, con Gottfried Wilhelm von Leibniz (Lipsia 1646 - Hannover 1716). Egli è considerato il padre della scienza informatica non solo a causa dell'invenzione del sistema di numerazione binario, basata sui suoi studi dell'antico sistema combinatorio cinese dell'I-Ching, ma anche per i suoi ampi studi in logica e per numerose intuizioni e anticipazioni che lo collocano all'origine del grande filone di pensiero della scienza computazionale.

Leibniz è il padre della logica moderna in un senso tecnico molto preciso, che qui possiamo riassumere in maniera estremamente concisa per grandi temi:

- Ha ideato il sistema binario, che diventerà fondamento stesso della logica matematica grazie ai successivi sforzi di George Boole (1815-1864) e Augustus De Morgan (1806-1871);
- Ha compiuto estesi studi dell'ars combinatoria, madre e fondamento della matematica discreta;
- Ha recuperato in modo compiuto Aristotele e la sua matematizzazione della logica, che dopo Boole sarà oggetto di intenso lavoro per decine di logici e matematici di primissimo ordine in tutto il resto dell'Ottocento e nel Novecento:
- Ha genialmente anticipato la semantica dei "mondi possibili" con la sua idea di "ottimismo", ossia il concetto che grazie al piano divino viviamo nel "migliore dei mondi possibili". In logica moderna, infatti, una proposizione è considerata vera se è sempre vera la sua interpretazione in qualsiasi "mondo" possibile, ovvero entro qualsiasi sistema assiomatico considerato.

Una vasta comunità dei più influenti nomi nell'informatica e nella filosofia della matematica odierne (tra i quali gli informatici Gregory Chaitin e Stephen Wolfram, il fisico Paul Davies, il giovane filosofo Ugo Pagallo...) ha ufficialmente patrocinato il riconoscimento di Leibniz come padre della logica e della computazione, precursore di una linea di pensiero ancora attualissima e centrale nella filosofia e nella scienza del calcolo.

Merita una menzione incidentale la vicenda ottocentesca della «strana coppia» costituita da Lady Ada Augusta, contessa di Lovelace (unica figlia legittima del noto poeta Lord Byron) e Charles Babbage: vicenda che, per i suoi presunti risvolti romantici e per i conflitti ideologici¹ che ancora suscita, occupa spesso ampi spazi nei testi di storia del calcolo automatico. Tuttavia, all'atto pratico e gossip a parte, la mostruosa Macchina Analitica a vapore (per la quale Babbage è ricordato come padre putativo dei moderni sistemi di calcolo) non è mai stata realizzata².

<sup>&</sup>lt;sup>1</sup>Il fatto che esistano ben sei diverse biografie di Ada, un paio delle quali decisamente poco lusinghiere nei suoi confronti, è un importante indicatore del dibattito e degli interessi anche ideologici animati dalla sua figura storica, riaccesisi in tempi recenti: nel 2015 ricorreva infatti il bicentenario della nascita di quella che è considerata la prima programmatrice della storia per la sua traduzione annotata di un articolo in francese di Luigi Federico Menabrea, noto scienziato italiano e allievo di una vera gloria italica ottocentesca, l'ingegnere e matematico Giorgio Bidone, studioso di idrostatica e fluidodinamica di fama internazionale. Tale articolo riassumeva l'intervento dello stesso Babbage a Torino durante il secondo congresso degli scienziati italiani, nel quale descriveva e illustrava i principi del suo progetto di Macchina Analitica, un mostro meccanico composto da molte più parti di una moderna autovettura e azionato a vapore per il calcolo «error-free» di tavole numeriche con la creazione diretta dei relativi cliché di stampa. Tra le note aggiunte alla traduzione, Ada aveva sviluppato una vera e propria procedura esemplificativa per il calcolo dei numeri di Bernoulli. Si veda anche questo articolo.

<sup>&</sup>lt;sup>2</sup>Invece il successivo progetto di Macchina alle Differenze n° II, concepito da Babbage nel triennio 1847-49, è stato costruito... sebbene oltre un secolo dopo, da un gruppo di ricercatori dello Science Museum di Londra, seguendo fedelmente i disegni e gli appunti originali. La prima parte è stata completata nel 1991, per il bicentenario della nascita di Babbage: la sezione di stampa è stata ultimata nel 2000. La macchina, che si compone di circa ottomila parti meccaniche ed è azionata a manovella, funziona perfettamente: i materiali e le tolleranze sono stati tenuti accuratamente conformi a quanto sarebbe stato possibile realizzare all'epoca della progettazione. I meriti di Charles Babbage non si limitano comunque a tali progetti: il lettore interessato è caldamente invitato a consultare [Dub78] per una visione d'insieme dei suoi contributi matematici.

Altra doverosa menzione per un giovane ingegnere minerario, tale Herman Hollerith, che come primo modesto impiego prende parte al censimento decennale USA del 1880. La fatica di quell'immane lavoro amanuense e i rischi di errori sono tali che il giovane (rivelandosi dotato di quella forma di geniale «pigrizia» che caratterizza il vero informatico: non reinventare la ruota!) inizia a pensare ossessivamente ad un modo per meccanizzare le operazioni. Nel 1889 si presenta al concorso indetto per il censimento dell'anno successivo con una classificatrice elettromeccanica che consentirà di elaborare i dati in «soli» tre mesi anziché nei cinque-sei anni mediamente richiesti per l'elaborazione manuale dei milioni di schede raccolte, con un risparmio di oltre cinque milioni di dollari dell'epoca. L'idea di Hollerith è quella di usare le schede perforate del telaio Jacquard, usando la codifica che ancora oggi porta il suo nome e alimentando in automatico le schede nella tabulatrice-classificatrice meccanizzata. Con i denari del censimento questo ingegnoso signore fonda una piccola società di costruzioni elettromeccaniche, denominata Tabulating Machine Company: un nome oscuro, destinato a rimanere sepolto nei polverosi archivi della storia. Fino a quando la società, tramite una serie di acquisizioni e fusioni strategiche, nel 1924 cambierà nome in International Business Machines Company, forse meglio nota con l'acronimo IBM.

Dobbiamo però arrivare agli anni Trenta dello scorso secolo per poter completare il quadro teorico iniziato dagli studi di Leibniz e perfezionato dalla coppia ottocentesca Boole-De Morgan. In quel decennio tre colossi del pensiero logico-matematico pongono le ultime, definitive basi teoriche per la nascita dei moderni calcolatori:

- Il britannico Alan Mathison Turing (1912-1954) concepisce un completo modello matematico di calcolatore universale, oggi noto come Macchina di Turing (MdT);
- A breve, il logico Alonso Church (1903-1995) aggiunge alla teoria altri tipi equivalenti di sistemi di calcolo, creando quella che oggi si chiama tesi di Church-Turing e riguarda una vasta serie di formalismi tra loro equivalenti in grado di elaborare qualsiasi algoritmo che risulti «praticamente computabile»<sup>3</sup>;
- L'ingegnere americano Claude E. Shannon (1916-2001) dimostra nella sua tesi di laurea (1937) che circuiti elettronici arbitrariamente complicati, se progettati seguendo la logica booleana, sono in grado di effettuare qualsiasi calcolo binario ed elaborazione simbolica, grazie a semplici ma efficaci codifiche che riconducono qualsiasi simbolo ad un valore numerico. Assieme con la tesi di Church-Turing, ciò costituisce il fondamento teorico della scienza del calcolo, e dimostra la possibilità di costruire calcolatori in grado di svolgere ogni tipo di elaborazione, non solo numerica.

A questa nota terna di risultati occorre aggiungerne uno troppo spesso dimenticato, assieme al nome del suo ideatore, il logico polacco Jan Łukasiewicz (1878-1956) il quale viene erroneamente (e per giunta solo raramente) ricordato come inventore della RPN<sup>4</sup>, mentre uno dei suoi risultati di gran lunga più importanti è l'ideazione della logica trivalente. Tale logica, facilmente estesa già dai suoi contemporanei alla creazione di sistemi logici polivalenti<sup>5</sup>, trova diretta applicazione nella progettazione delle porte logiche three-state o 3-state, nelle quali le uscite possono assumere, oltre ai normali livelli H ed L (corrispondenti alle costanti logiche Vero e Falso, 1 e 0) anche un terzo stato di elevata impedenza denominato Hi-Z, che nel caso specifico serve ad evitare conflitti elettrici su un bus al quale sono connesse staticamente più uscite.

### 2.1 Analogico o digitale?

Il fatto che in letteratura si parli universalmente di logica binaria o booleana implica chiaramente che l'oggetto dell'attenzione generale sono i  $calcolatori\ digitali$ , caratterizzati dall'uso di soli due valori (bit = **bi**nary digit) associati semplicemente alla presenza o assenza (entro soglie molto ristrette) di una data tensione elettrica. L'uso di sistemi analogici, nei quali sia gli input che i risultati dell'elaborazione sono invece tutti i possibili livelli

<sup>&</sup>lt;sup>3</sup>La definizione originale è necessariamente ampia e volutamente vaga: tale rimane anche dopo decenni di ricerca logica in tale senso. Non a caso si tratta di una tesi, non di un teorema.

<sup>&</sup>lt;sup>4</sup>RPN è l'acronimo di Reverse Polish Notation, una notazione postfissa per le formule che ha mantenuto una certa utilità in ambito informatico, in quanto semplifica la stesura di parser, oltre ad essere molto amata dagli entusiasti delle calcolatrici tascabili programmabili di HP. Tuttavia, Łukasiewicz ha in effetti ideato la cosiddetta notazione polacca (PN), strettamente simile alla precedente ma che è invece prefissa, per eliminare la necessità delle parentesi e semplificare così la notazione nel calcolo proposizionale: un'idea ad oggi largamente desueta nell'ambito della logica formale. Ritroviamo invece la RPN nella implementazione dell'ALU (Arithmetical-Logical Unit) di molte CPU, incluse quelle di nostro interesse, per la sua inerente semplicità implementativa a livello di circuiti logici sequenziali e di RTL (Register-Transfer Logic). Il suggerimento di adottare tale sequenza postfissa nella dinamica funzionale delle CPU si deve al noto e poliedrico matematico John Von Neumann (1903-1957), che ritroveremo tra qualche paragrafo tra i protagonisti della storia del calcolo automatico.

<sup>&</sup>lt;sup>5</sup>I più diffusi e utili sistemi logici polivalenti sono quelli che ammettono *tre* valori (es. Vero, Indeterminato, Falso) e *quattro* valori (ad esempio: Vero, Indeterminato, Non-specificato, Falso). Vale solo la pena di notare che la prima tipologia di sistemi logici si basa su un ordine totale (catena) di valori, perché Indeterminato è chiaramente «minore» di Vero e «maggiore» di Falso, intuitivamente: ma la seconda famiglia di logiche prevede un *ordine parziale* delle costanti, in quanto (se resta chiaro che i valori estremali sono sempre Vero e Falso) i due valori intermedi non sono tra loro comparabili. Ecco quindi un ordine parziale finito il cui diagramma di Hasse è il tipico rombo.

L'idea delle logiche polivalenti, portata ai suoi limiti, ha generato a sua volta la moderna logica fuzzy, nella quale si manipola un'infinità numerabile (o superiore) di valori logici.

di tensione continui o alternati in un dato range, sebbene valutato e tentato praticamente dagli albori della storia dei calcolatori automatici, ha avuto una genesi assai travagliata e una brevissima storia applicativa. Storia terminata con una vera e propria damnatio memoriae e la reclusione in un ristrettissimo settore dell'automazione industriale e dei sistemi di controllo per processi continui, per non dire di applicazioni ancora più esotiche note (ed utili) ad un numero di specialisti così ristretto che, a livello globale, sarebbe già difficile mettere insieme una squadra di basket o un paio di tavoli di poker riunendoli tutti.

Dopo numerose false partenze e costosissimi tentativi fallimentari nei decenni pionieristici della ricerca accademica (spesso usati come esempio negativo nei corsi di ingegneria dei sistemi), il quarto d'ora di gloria di tali sistemi inizia a fine anni Sessanta con la massiccia disponibilità commerciale di circuiti integrati analogici (principalmente amplificatori operazionali e loro varianti o configurazioni integrate: Norton/CFA, differenziali, comparatori...) con banda passante ampia ed elevato CMRR, relativamente immuni al rumore per l'epoca e quindi in grado di renderne minimamente affidabile il funzionamento. La breve parabola termina poco più di un decennio dopo, quando il raggiungimento di velocità di clock dell'ordine del MHz per i calcolatori digitali fa venire definitivamente meno la ragione dell'adozione di un calcolatore analogico, ossia la velocità di risposta relativamente elevata. Trascorso un ulteriore decennio, chiusi definitivamente da tempo i grandi centri di calcolo analogici che avevano caratterizzato gli anni Settanta, anche nel mondo dell'automazione industriale (ultimo baluardo per tali sistemi) il calcolatore analogico era definitivamente diventato un sottosistema completamente integrato (inizialmente con tecnologie ibride a film spesso, poi massicciamente sotto forma di System-on-Chip<sup>6</sup>) e infine un vero e proprio componente o sottosistema on-chip all'interno di DSP<sup>7</sup> avanzati, motion controller, process supervisor eccetera. Soprattutto, dai primissimi anni Novanta il sottosistema in questione era diventato programmabile nel senso pieno del termine, ossia con programma memorizzato: un senso che evidentemente non implica lo spostamento manuale di ponticelli di filo, l'aggiunta o rimozione a caldo di schede dal sistema, l'uso di matrici di diodi e interruttori o la rotazione manuale di potenziometri, selettori e contraves (esattamente in tal modo si svolgeva la «programmazione» del tipico calcolatore analogico degli anni Settanta, ovvero ricablando e riconfigurando fisicamente il sistema!). Pertanto, quando si parla di calcolatori automatici, s'intende da decenni per default e senza ulteriori perifrasi riferirsi unicamente al calcolo digitale.

### 2.2 Harvard vs Von Neumann.

Dopo la parentesi sulla (breve) storia dei calcolatori analogici, torniamo al discorso principale. Entro la fine degli anni Quaranta del secolo scorso erano già emerse nelle prime realizzazioni pratiche<sup>8</sup> due diverse architetture, ciascuna con pregi e difetti ingegneristici. L'architettura denominata Von Neumann, destinata a larghissima diffusione nell'ambito dei PC mainstream, prevede in sostanza l'uso di un'unica memoria RAM condivisa per dati e programmi indistintamente. L'architettura Harvard, oggi usata nella maggioranza dei sistemi embedded, prevede invece memorie fisicamente separate per dati e programmi. Basta un minimo di riflessione per comprendere i numerosi vantaggi di quest'ultima architettura:

1. Possibili ampiezze di parola differenti per dati e programmi, con diretta influenza sull'ampiezza dei registri;

Nel giro di poco tempo viene però completato un successore di ENIAC, denominato EDVAC, che risulta invece più facilmente programmabile e offre maggiori velocità. Il geniale matematico di origine ungherese John von Neumann, trasferitosi a Princeton, trascorrerà molto tempo attorno ad ambedue le macchine, scrivendo poi nel 1945 il suo famosissimo rapporto su EDVAC nel quale mette a fuoco alcune idee già anticipate in un articolo del decennio precedente e prefigura compiutamente l'architettura dei futuri calcolatori, che oggi porta il suo nome. Nel 1947, intanto, Aiken e il suo gruppo completano il nuovo Mark II ad Harvard.

<sup>&</sup>lt;sup>6</sup>Un System-on-Chip (SoC) è un circuito integrato che riunisce internamente su uno o più chip VLSI tutti i componenti tipici di un completo sottosistema di acquisizione e controllo, incluso il condizionamento dei segnali analogici, le uscite analogiche e ogni altro elemento integrabile, compresi quelli di media potenza (es. FET, driver, regolatori di tensione, etc.) oltre ai più tipici componenti di un sistema di elaborazione digitale: MCU, memorie on-chip, canali di I/O seriali e paralleli, altro. Oltre alla programmazione tramite firmware vero e proprio destinato all'esecuzione da parte della/e MCU, il device deve essere anche opportunamente configurato (di solito in modo non volatile) a livello di interconnessioni tra i vari stadi ed elementi interni, sia analogici che digitali, normalmente organizzati in matrici e blocchi.

<sup>&</sup>lt;sup>7</sup>DSP (Digital Signal Processor) è una CPU specificamente dedicata all'elaborazione di segnali e al relativo calcolo numerico, con caratteristiche spesso molto esotiche e architetture portate al loro limite concettuale, come la SHARC (Super-Harvard ARChitecture) che tra le tante features avveniristiche rispetto alle CPU mainstream prevede VLIW, Very Long Instruction Words e addirittura il dimensionamento dinamico della dataword per segmenti di memoria: configurando a runtime alcuni registri si ha che alcune pagine della medesima RAM vengono accedute a 32 bit, altre a 80 bit, altre come matrici di bit (bit array), eccetera.

<sup>&</sup>lt;sup>8</sup>Dopo i prototipi indipendenti Z3 (interamente costruito dall'ingegnere tedesco Konrad Zuse con relais telefonici di scarto, come i suoi due predecessori Z1 e Z2), ultimato nel 1941, e ABC di Atanasoff (1942) si sono succeduti numerosi progetti fallimentari, come Whirlwind del MIT (finanziato dalla USAF) iniziato come calcolatore analogico e poi ultimato fuori tempo massimo tra il 1949 e il 1951, dopo un cambio di destinazione in corso d'opera, quando i militari avevano ormai perso interesse in quel tipo di realizzazione. Nel 1944 vede la luce ad Harvard (USA), sotto la guida del fisico Howard Aiken, il già obsoleto Mark I, macchina a relè costruita con l'apporto di IBM, che ne aveva iniziato il progetto a fine anni Trenta con la sigla ASCC. Tra il 1942 e il 1946 viene costruito ENIAC presso l'università della Pennsylvania, a cura di John Mauchly e ispirato ad ABC. In ambedue i casi parliamo di macchine il cui tasso di inoperatività a causa di guasti supera il 90%, e con il grave difetto di non essere programmabili. La configurazione di una nuova procedura di calcolo richiedeva di fatto un ricablaggio della macchina, risultando così in scarsissima flessibilità ed elevatissimi costi operativi.




Figura 2.2.1: Tipica architettura Von Neumann per un home computer a 8 bit.

- 2. Prelievo *contemporaneo* di dati e istruzioni dalla memoria, con un effettivo **raddoppio prestazionale** a parità di ogni altro fattore;
- 3. Possibilità di scegliere tipologie di memoria per dati e programmi con caratteristiche molto diverse tra loro (esempio classico, una memoria di programma di sola lettura, non riscrivibile) secondo le specifiche economiche, prestazionali (tempi di accesso differenziati), di sicurezza e affidabilità, di protezione della proprietà intellettuale, etc.

Per contro, è palese che l'architettura Harvard richiede una più precisa stima a priori della dimensione massima del codice e dei dati per il dimensionamento delle relative memorie, il che la rende principalmente adatta ai sistemi di elaborazione dedicati, mentre la flessibilità applicativa offerta da un sistema Von Neumann risulta ottimale per un sistema di calcolo general purpose. Tale motivazione, assieme a intuitive ragioni di semplificazione progettuale ed economicità della componentistica (in un'epoca in cui il costo esorbitante delle memorie era ancora uno dei principali parametri limitanti nel cost engineering di un sistema di calcolo), ha portato la maggioranza dei progettisti di home e personal computer a scegliere quest'ultima architettura.

Come chiaramente visibile in figura (2.2.1), nell'architettura Von Neumann dei comuni home e personal computer il microprocessore o CPU gestisce tre soli bus, costituiti da aggregati di segnali logici con molteplicità ben definita: bus dati (tipicamente 8 bit per le CPU di nostro interesse), bus indirizzi (ad esempio, 16 bit consentono di indirizzare 64kib, ovvero l'intera memoria del Commodore 64) e il bus dei controlli costituito da segnali logici eterogenei di interrupt, reset, direzione (es. lettura/scrittura) ma anche sincronizzazione, selezione, abilitazione, arbitraggio, consenso e altro necessario alla gestione e convalida dei flussi di dati. A ciascun indirizzo corrisponde una data locazione di memoria fisica: semplificando in modo estremo, quando l'indirizzo compare sul bus, il contenuto della corrispondente locazione può essere letto o sovrascritto dalla CPU.

Dati e programmi utente condividono indistintamente il medesimo spazio di indirizzamento e la medesima memoria RAM<sup>9</sup> (Random Access Memory), mentre il firmware di sistema (ad esempio, il Kernal e l'interprete BASIC V2 di un Commodore 64) risiedono su memorie di sola lettura (ROM, Read-Only Memory), comunque connesse ai medesimi bus di indirizzi e dati delle RAM e quindi appartenenti in aggregato ad un unico spazio fisico e logico di indirizzamento. Ovvero: ambedue le tipologie di memoria sono mappate entro un unico spazio di indirizzamento, in locazioni diverse. Ciò si applica, nel nostro esempio, anche ai chip specializzati di I/O, che presiedono all'interfacciamento del calcolatore con il mondo esterno.

<sup>&</sup>lt;sup>9</sup>Si invita il lettore a riflettere su come tale caratteristica consenta di *eseguire codice arbitrario* dopo averlo modificato in RAM: in sostanza consente anomalie logiche come l'esecuzione di dati (voluta o meno) e tecniche di self-morphing del codice, che di norma sono fisicamente impossibili nelle architetture Harvard, con tutto ciò che ne consegue in termini di affidabilità e sicurezza.

Nella maggioranza delle CPU che prenderemo in considerazione, infatti, viene usato l'approccio denominato MMIO, ossia Memory Mapped Input/Output: i registri dei vari chip di supporto alla CPU sono mappati in normali locazioni di memoria, che quindi non risultano disponibili per i programmi utente. In alternativa, altre CPU (inclusi gli Intel 8088/86) hanno un vero e proprio spazio di indirizzamento separato (gestito da una specifica linea nel bus dei controlli) e istruzioni distinte (es. IN, OUT) per le funzioni di I/O.

Proprio nelle architetture MMIO è invalsa la consuetudine (poi universalizzatasi per i suoi numerosi vantaggi) di fare uso dei cosiddetti registri serializzatori: in questo modo la periferica occuperà solo una o due locazioni nello spazio di indirizzamento, ma tramite sequenze di scritture e letture da e verso il registro serializzatore sarà possibile accedere ad un numero di registri interni potenzialmente molto elevato, con evidente vantaggio in termini di footprint, controbilanciato ovviamente da un relativo rallentamento




Figura 2.2.2: Esempio fortemente semplificato di architettura Harvard di un moderno microcontroller. Sono visibili tre distinte memorie on-chip, ciascuna col proprio bus separato, con differenti ampiezze (rimarchevole vantaggio di tale architettura) e modalità di accesso.

delle operazioni sul bus a causa delle sequenze di scritture e letture richieste da tale protocollo di accesso.

### Capitolo 3

## Elementi di aritmetica per il calcolo digitale.

Riportiamo qui in forma estremamente sintetica e per pura comodità del lettore alcune elementari nozioni su nomenclatura e basi numeriche: la trattazione sarà volutamente informale e limitatissima, per due principali ordini di ragioni. In primis, questo non è un corso di reti logiche, logiche programmabili, aritmetica digitale, logica formale o calcolo numerico: i nostri scopi sono altri. Secondo, ma non meno importante: tali argomenti sono reiteratamente squadernati in modo più o meno esaustivo non solo in tutti i testi indicati in bibliografia, ma anche in una pletora di altri testi. Ad esempio: architettura dei calcolatori, introduzione alla programmazione, problem solving, logica applicativa, elettronica digitale, algoritmica, matematica discreta, monografie su aritmetica digitale e funzioni booleane... e anche noi, come il buon Hollerith, non abbiamo alcuna intenzione di reinventare la ruota, né di indulgere troppo su concetti e formule oggettivamente stranoti anche per i programmatori di alto livello.

### 3.1 Nomenclatura di base.

Abbiamo accennato al fatto che un calcolatore digitale sostanzialmente elabora segnali elettrici codificati in modo da rappresentare individualmente solo i valori 0 e 1, in elettronica digitale denotati Low e High (L e H, basso e alto) rispettivamente, corrispondenti alle costanti logiche Falso e Vero, False e True, F e T. Tali valori, considerati per gruppi contigui in un ordine rigidamente prefissato, consentono in realtà di rappresentare un dato intervallo di valori interi, limitato unicamente da alcuni parametri architetturali (come abbiamo appena visto, l'ampiezza del bus dati e dei registri). L'ampiezza del bus dati corrisponde alla parola di memoria (memory word), il che è doppiamente importante nelle architetture Harvard (nelle quali la program memory word ha praticamente sempre ampiezza diversa dalla data memory word), anche se l'espressione rischia una parziale sovrapposizione con altri termini invalsi nell'uso, che qui riassumiamo in modo estremamente sintetico.

Bit: come già anticipato, è la crasi di binary digit ossia cifra binaria. Può assumere valori solamente nell'insieme  $\{0,1\}$ .

LSB: acronimo di Least Significant Bit. Indica sempre il bit meno significativo, situato più a destra nella notazione posizionale. Si presti attenzione al fatto che talora, in letteratura, si fa riferimento con tale acronimo anche all'intero byte meno significativo, in caso di valori multibyte.

MSB: Most Significant Bit, referenzia il bit posto all'estrema sinistra del gruppo considerato. In taluni contesti si pone arbitrariamente attenzione alla differenza tra maiuscolo e minuscolo, riservando quest'ultimo per il lsb, come talora avviene in letteratura (principalmente anglosassone, o ad essa ispirata) per sottolineare ulteriormente la differenza tra il massimo comun divisore MCD (GCD nella letteratura internazionale) e il minimo comune multiplo, mcm (lcm). Tuttavia, nella maggioranza dei contesti tali convenzioni vengono del tutto ignorate.

Nibble: un gruppo di quattro bit. In genere, per i bit più significativi si parla di *nibble alto* (high nibble) e *nibble basso* (low nibble) per i meno significativi, relativamente all'ampiezza di parola di 8 bit (un tempo universale e pervasiva: il mondo dei grandi sistemi a 32 bit, come i DEC VAX 11/750 e superiori, era molto lontano e inaccessibile per il tipico utente home e personal).

Byte: insieme di 8 bit.

Word: un doppio byte, ossia 16 bit.

**Doubleword:** o dword, indica un'ampiezza di 32 bit, pari a 2 word, 4 byte, 8 nibbles.

Quadword: o qword, gruppo contiguo di 64 bit, pari rispettivamente a 2 doubleword, 4 word, 8 byte, 16 nibbles.

Tenword: o tword, è un gruppo di 80 bit.


Nel caso (assai comune) in cui il valore da memorizzare occupi più byte e in generale superi l'ampiezza di parola del bus dati, sorge il problema dell'ordine di memorizzazione. Nel «caos primordiale» che ha circondato la nascita dei primi microprocessori, la totale assenza di regolamentazioni tecniche internazionali di riferimento e spesso anche la precisa volontà di differenziarsi dalla concorrenza con scelte radicalmente incompatibili tra loro hanno condotto al fiorire di approcci proprietari, di cui questo è un noto esempio. Molti produttori hanno infatti scelto l'ordine little endian, una sequenza nella quale il byte meno significativo occupa la posizione più bassa in memoria («little end first», ossia il byte meno significativo si incontra per primo scorrendo la memoria per indirizzi crescenti): altri, come Motorola, hanno invece abbracciato la convenzione diametralmente opposta<sup>1</sup>, big endian, nella quale per contro ad indirizzi di memoria crescenti corrispondono byte sempre meno significativi. Vale la pena di rimarcare che la memorizzazione little endian ha il vantaggio di consentire l'avvio di una operazione aritmetica all'interno della CPU non appena viene letta la prima locazione (corrispondente al byte meno significativo), poiché per ragioni di efficienza e precisione l'aritmetica digitale è implementata in modo da procedere esattamente come nel calcolo manuale «per colonne», a partire dai valori meno significativi.

### 3.2 Basi numeriche non decimali.

Alle scuole elementari abbiamo appreso l'intuitiva (ma non scontata) notazione posizionale per i numeri decimali, con la nomenclatura che riguarda unità, decine, centinaia, migliaia... secondo la posizione della cifra. Ricordando che tutti i valori qui referenziati sono esclusivamente numeri interi non negativi, quindi naturali, consideriamo il numero n composto da k+1 cifre e siano  $d_0, d_1, \ldots, d_k$  tali cifre dove il pedice minore corrisponde alla cifra meno significativa, ossia più a destra nel sistema posizionale:

$$n = d_k \cdots d_1 d_0 = d_0 \cdot 10^0 + d_1 \cdot 10^1 + \cdots + d_k \cdot 10^k = \sum_{i=0}^k 10^i d_i \quad \text{dove } 0 \le d_i < 10$$
 (3.2.1)

Ebbene, tale notazione è estensibile senza perdita di significato sostituendo al familiare 10 una qualsiasi base numerica naturale arbitraria  $^2b \geq 2$ : di particolare rilevanza nel contesto computazionale sono alcune basi che risultano essere potenze intere del due, in particolare b=2 (sistema binario),  $b=2^3=8$  (ottale) e  $b=2^4=16$  (esadecimale). La motivazione per la scelta di queste ultime due basi è la loro relativa espressività rispetto al binario (numero di cifre necessarie in relazione al valore espresso), e la facilità di eseguire mentalmente conversioni intermedie. La forma generale dell'equazione non cambia di molto:



$$n = \sum_{i=0}^{k} b^{i} d_{i}$$
 dove  $0 \le d_{i} < b, \ b \ge 2$  (3.2.2)

Figura 3.2.1: Posizioni dei bit e potenze del due corrispondenti.

Nel seguito useremo un pedice per indicare la base

numerica, come consuetudine in questi casi, omettendolo eventualmente solo per i numeri decimali e laddove sia chiaro dal contesto di che base si tratta. L'illustrazione (3.2.1) mostra i valori delle potenze del due corrispondenti alle 8 posizioni di un byte.

Passando ai logaritmi e confrontando gli esponenti, è immediato valutare l'espressività relativa delle varie basi, in questo caso il numero di bit necessario per rappresentare una singola cifra in base 8 e 16. Avendo

<sup>&</sup>lt;sup>1</sup>Volendo sono possibili ulteriori, esotiche soluzioni *middle-endian* per l'ordine di memorizzazione, adottate tuttavia da una sparutissima minoranza di progettisti per architetture decisamente molto rare.

 $<sup>^2</sup>$ Per gli scopi del presente discorso, sarà ampiamente sufficiente considerare le più banali basi, per cui vale  $b \in \mathbb{N}, \ b \geq 2$ . Per stimolare la curiosità nel lettore, si segnala comunque la notevole utilità computazionale di basi più esotiche, come b=-2 oppure b=-1+i dove i è l'unità immaginaria  $i=\sqrt{-1}$  (si veda ad esempio [Knu73, War13]), e si vuole menzionare anche l'esistenza di notazioni multibase, la più nota delle quali è probabilmente costituita dai factoradics ([Knu97], pag. 12).

 $8=2^3$  e  $16=2^4$ , una cifra esadecimale corrisponderà a 4 cifre binarie, mentre con l'ottale si ha una ovvia corrispondenza 1 : 3. Quindi, ad esempio, dato il numero binario  $10100101_2=245_8=A5_{16}=165_{10}$ , si avrà:

Come si vede, la conversione tra i tre sistemi numerici è estremamente semplice da eseguire mnemonicamente, suddividendo appropriatamente in gruppi le cifre e utilizzando l'immediata corrispondenza tabulare sotto riportata. L'uso dell'esadecimale consente una notazione compatta ed a prova di errori rispetto al binario, ed è supportato anche da una moltitudine di linguaggi di alto livello, oltre ed essere pressoché ubiquo in Assembly. La tabella seguente mostra un raffronto delle quattro rappresentazioni per i primi 16 valori decimali. Si noti come le cifre superiori al 9 vengono sostituite da altrettante lettere in esadecimale, per un totale di 16 simboli come richiesto dalla definizione.

Decimale	Binario	Ottale	Esadecimale
0	0000	0	0
1	0001	1	1
2	0010	2	2
3	0011	3	3
4	0100	4	4
5	0101	5	5
6	0110	6	6
7	0111	7	7
8	1000	10	8
9	1001	11	9
10	1010	12	A
11	1011	13	В
12	1100	14	C
13	1101	15	D
14	1110	16	E
15	1111	17	F

La conversione da binario a decimale è parimenti immediata e si riduce, di fatto, alla sommatoria dei pesi relativi ai soli bit pari a 1. La illustreremo in modo informale, con un semplice esempio che sarà ampiamente sufficiente alla comprensione intuitiva. Sia dato il byte 11000111<sub>2</sub>:

$$\begin{vmatrix} 7 & 6 & 5 & 4 & 3 & 2 & 1 & 0 \\ 1 & 1 & 0 & 0 & 0 & 1 & 1 & 1 & 1 \end{vmatrix} = 2^{7} + 2^{6} + 2^{2} + 2^{1} + 2^{0} = 128 + 64 + 4 + 2 + 1 = 199_{10}$$

$$(3.2.4)$$

Risulta immediato desumere la regola generale semplificata: essendovi, come in ogni altra base numerica, una moltiplicazione implicita tra ciascuna cifra e il corrispondente peso o potenza della base, qui concorrono alla somma le sole potenze del due i cui esponenti corrispondono alle posizioni dei bit pari ad 1. La conversione di base opposta, da decimale a binario, è invece più tediosa essendo basata su una serie di divisioni intere per due, nelle quali il resto fornisce in sequenza i bit della parola binaria risultante. Si fornisce un semplice esempio anche in questo caso, dal quale il lettore potrà facilmente trarre la regola generale del semplice algoritmo con divisione intera e resto. Banalmente, il quoziente intero della divisione per due di ciascuna riga diviene il dividendo della riga successiva, fino all'ottenimento di un quoziente nullo. Si presti solo attenzione al peculiare ordine dei resti: il primo resto che si ottiene corrisponde al bit meno significativo, poi si procede per pesi crescenti fino al MSB. D'altro canto, il primo resto è esattamente quello che determina se il valore considerato è pari o dispari, e tale semantica viene ritenuta dal bit meno significativo del valore binario: se è nullo, il valore è pari, e viceversa è dispari se il LSB vale 1. Il valore binario ottenuto viene quindi letto e trascritto scorrendo la serie dei resti dal basso verso l'alto. Sia dato il valore decimale 184<sub>10</sub>:

$$184_{10} = 10111000_2$$

I valori naturali (non segnati) esprimibili in binario con un dato numero di bit sono limitati inferiormente dallo zero e superiormente dalla posizione del MSB: avendo un byte (8 bit), il massimo valore esprimibile sarà  $2^8 - 1$ , ovvero  $255_{10} = 11111111_2$ , per un totale di 256 valori possibili<sup>3</sup>. Tale totale infatti equivale combinatorialmente al numero di disposizioni con ripetizioni<sup>4</sup> dei due soli simboli disponibili: 0 e 1. La tabella seguente illustra i limiti massimi per le varie ampiezze di parola già definite.

	Esponente	Limite superiore (non segnato)
Nibble	4	$2^4 - 1 = 15$
Byte	8	$2^8 - 1 = 255$
Word	16	$2^{16} - 1 = 65.535$
Dword	32	$2^{32} - 1 = 4.294.967.295$
Qword	64	$2^{64} - 1 = 18.446.744.073.709.551.615$

A proposito di multipli, le unità di misura informatiche non seguono il convenzionale andamento del Sistema Internazionale delle unità di misura per potenze ternarie del dieci, ma fanno uso di specifiche scale basate sulle potenze del due. Si veda la seguente tabella comparativa:

Binario			Decimale		
Nome	Simbolo	Valore	Nome	Simbolo	Valore
kilobibyte	KiB	$2^{10}$	kilobyte	KB	$10^{3}$
megabibyte	MiB	$2^{20}$	megabyte	MB	$10^{6}$
gigabibyte	GiB	$2^{30}$	gigabyte	GB	$10^{9}$
terabibyte	TiB	$2^{40}$	terabyte	ТВ	$10^{12}$
petabibyte	PiB	$2^{50}$	petabyte	PB	$10^{15}$
exabibyte	EiB	$2^{60}$	exabyte	EB	$10^{18}$

Chiudiamo con un semplice esempio di memorizzazione little e big endian: data la dword (32 bit, 4 bytes) esadecimale  $A07598BD_{16}$ , che supponiamo memorizzata a partire dall'indirizzo esadecimale  $1000_{16}$ , avremo la seguente situazione in memoria su una macchina little endian:

- Ciascuna presentazione contenga esattamente k simboli, non necessariamente distinti;
- $\bullet$  Ciascun simbolo possa essere ripetuto fino a k volte;
- Due presentazioni differiscano per qualche simbolo, oppure per l'ordine in cui i simboli sono disposti.

Il totale delle possibili disposizioni con ripetizioni di n elementi in classe k è pari a  $DR(n,k)=n^k$ .

³In matematica discreta e in informatica i conteggi partono per default da zero e, più in generale, l'insieme N dei naturali include sempre lo zero (interi non negativi). Questo ha una solidissima ragione: interpretando tali numeri come ordinali, ciascuno di essi risponde alla domanda «quanti numeri precedono il valore corrente?». Quindi il numero 1 ha esattamente un predecessore, lo zero, e così via induttivamente per ciascun naturale. D'altro canto, anche nella costruzione classica in cui si interpretano i naturali come cardinalità di insiemi risulta parimenti necessario partire dall'insieme vuoto.

<sup>&</sup>lt;sup>4</sup>Dati n simboli distinti e un intero  $0 < k \le n$ , si dicono disposizioni con ripetizioni di questi n elementi in classe k tutte le possibili presentazioni tali che:

I DR(2,4) = 16 numeri binari a 4 bit  $0000,0001,\ldots,1111$  o i  $2^8 = 256$  possibili valori per un byte (8 bit) sono uno dei più classici esempi di disposizione con ripetizione, mentre per un diverso esempio le disposizioni con ripetizione DR(3,2) = 9 degli elementi dell'insieme  $A = \{a,b,c\}$  sono tutte le coppie aa,ab,ac,ba,bb,bc,ca,cb,cc.

Indirizzo	Valore	
1000	BD	LSB
1001	98	
1002	75	
1003	A0	MSB

Simmetricamente, su una architettura big endian si avrà:

Indirizzo	Valore	
1000	A0	MSB
1001	75	
1002	98	
1003	BD	LSB

### 3.3 Cenni di aritmetica in base binaria.

Esaminiamo molto rapidamente le principali operazioni aritmetiche così come eseguite nello stadio ALU (l'Unità Aritmetico Logica) di una CPU a 8 bit. Le famigliari operazioni dell'aritmetica di Peano apprese alle scuole elementari rimangono ovviamente valide anche cambiando rappresentazione, ma in linea di principio si semplificano notevolmente.

La somma di due bit, che chiameremo rispettivamente A e B, segue le regole elencate nella tabella seguente, nota in logica come  $truth\ table$  o tabella di verità.

	A	B	Somma	Riporto
0	0	0	0	0
1	0	1	1	0
2	1	0	1	0
3	1	1	0	1

Vale la pena di sottolineare contestualmente la convenzione universalmente invalsa nelle tabelle di verità di ordinare i valori per le variabili binarie (il vettore binario) in ingresso considerandoli come una singola variabile in base due e facendo corrispondere arbitrariamente una delle variabili col LSB, in modo da ottenere l'equivalente decimale riportato nella colonna più a sinistra per codificare comodamente i possibili casi in input.

Si noti come, in piena analogia col famigliare sistema decimale, anche qui si usa il riporto (carry) per indicare un valore non esprimibile con una singola cifra. Tale riporto viene impiegato, in cascata, per l'usuale addizione di numeri binari multicifra in colonne, di cui segue un semplice esempio. Si abbiano i due addendi binari a 8 bit  $a_1 = 10100011_2$  e  $a_2 = 00110000_2$ . In rosso sono indicati i valori dei riporti: inizialmente si considera nullo tale valore.

Se l'addizione tra naturali è decisamente semplificata in binario, la somma algebrica richiede invece qualche ulteriore passaggio. Occorre infatti una convenzione per rappresentare numeri segnati: il cosiddetto complemento a due. Tale complemento si realizza in due semplici passaggi concettuali. Consideriamo il byte  $b = 00111001_2$ :

- Complemento a uno: si ottiene semplicemente negando ovvero invertendo ogni singolo bit, in modo tale da sostituire ciascun valore 0 con un 1, e viceversa. Nel nostro esempio, si avrà: 11000110<sub>2</sub>.
- Incremento di una unità: il complemento a due si ottiene ora aggiungendo 1 al valore ottenuto al passaggio precedente. Nel nostro esempio:  $11000110_2 + 1 = 11000111_2$ .

Il valore così ottenuto rappresenta il *complemento a due* del valore di partenza, ovvero la sua rappresentazione come *numero negativo*. Si noti che il MSB è pari ad uno: in questa rappresentazione, esso costituisce infatti il *bit del segno*, in particolare quando esso risulta nullo il segno è positivo, e viceversa.

L'operazione di complemento a due equivale in realtà a sottrarre il valore di partenza da  $256_{10}$  nel caso esemplificato di un byte, e più in generale da  $2^n$  dove n è l'ampiezza del registro considerata. Si suggerisce




Figura 3.3.1: Sinottico delle varie versioni di shift e rotazione.

brevemente, senza voler complicare la trattazione, che il fatto di lavorare con un numero necessariamente finito di possibili valori rappresentabili per una data ampiezza (byte, word, etc.) significa, da un punto di vista algebrico, che stiamo in realtà operando su una classe di resto in modulo  $2^n$ .

Supponiamo quindi di voler sottrarre il numero  $b=00101100_2=44_{10}$  da  $a=01100011_2=99_{10}$ . Il complemento a due di b è pari a  $11010100_2=212_{10}=256_{10}-44_{10}$ , pertanto avremo:

$$\begin{array}{c}
 01100011 + \\
 \underline{11010100} = \\
 \overline{00110111}
 \end{array} \tag{3.3.2}$$

Si noti che il riporto finale, se presente (come in questo caso) deve essere ignorato. Risulta immediato verificare il risultato:  $00110111_2 = 55_{10} = 99_{10} - 44_{10}$ , esattamente quanto intendevamo ottenere.

Per somme e moltiplicazioni sono altresì possibili approcci analoghi, che tuttavia qui non tratteremo, anche perché la maggioranza delle CPU di nostro interesse non dispone di uno stadio moltiplicatore interno. Occorrerà pertanto, al momento opportuno, considerare l'implementazione in Assembly di un idoneo ed efficiente algoritmo di moltiplicazione binaria.

### 3.3.1 Shift e rotazioni.

Una ulteriore classe di operazioni, in realtà borderline tra aritmetica e logica sequenziale, sono gli *shift* (scorrimenti) e le rotazioni che normalmente operano su un registro (byte). In breve, uno shift (logico) a destra di una posizione corrisponde ad una divisione per due del valore memorizzato, mentre a sinistra ha l'effetto di una moltiplicazione per due, come si può banalmente verificare. La rotazione è invece un'operazione ciclica: dato un registro di ampiezza n, la configurazione iniziale dei bit si ripresenta ciclicamente dopo n rotazioni (che diventano n+1 nel caso di rotazione attraverso il carry, una variante molto comune). Le diverse CPU prevedono nel set di istruzioni alcune varianti di tali operazioni, che saranno affrontate in dettaglio al momento opportuno. La figura (3.3.1) presenta le più diffuse versioni di shift e rotazione che è possibile trovare implementate come istruzioni atomiche.

### 3.4 Cenni sulle operazioni logiche combinatorie.

Naturalmente in questa sede rinunciamo a priori all'enunciazione formale dei cinque assiomi della logica booleana e delle sue numerose proprietà per concentrarci unicamente su esempi e applicazioni. Una funzione booleana combinatoria, in senso generale, è una funzione  $f:\{0,1\}^n \to \{0,1\}$  che prende in input uno o più bit (un vettore di n variabili logiche) e fornisce in output un bit come risultato. Consideriamo tutte le possibili funzioni unarie, ossia con un singolo valore binario A in ingresso: in totale sono quattro.

A	0	1	2	3
0	0	0	1	1
1	0	1	0	1

Il criterio di enumerazione è molto semplice: ordinando i valori della variabile di ingresso in modo crescente, si enumerano tutte le possibili disposizioni con ripetizioni di due simboli su due posizioni dell'uscita corrispondente. A ciascuna disposizione corrisponde una possibile funzione, che risulta codificata leggendo *come un singolo numero binario* la sequenza delle uscite, dall'alto verso il basso. Così, ad esempio, la funzione #1 è caratterizzata dall'avere in uscita la sequenza  $01_2$  in corrispondenza della sequenza di ingressi  $01_2$ .

Analizzando la tabella, si nota che le funzioni agli estremi 0 e 3 non risultano particolarmente utili ai fini applicativi, in quanto scorrelate dallo stato dell'ingresso. Le altre due funzioni sono dette rispettivamente  $1=YES^5$  e 2=NOT (indicata con molte varianti, tra cui  $\neg A$  e, in elettronica digitale,  $\overline{A}$ ), quest'ultima di estrema importanza. Merita almeno un accenno il fatto che la logica booleana è involutiva, perché applicando ricorsivamente la negazione si torna ciclicamente al valore non negato di partenza:  $\neg(\neg A) = A$ .

Ripetiamo il lavoro di enumerazione esaustiva per tutte le possibili funzioni di due variabili (bit) A e B, che ammontano a DR(2,4)=16:

	A	B	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
0	0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
1	0	1	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
2	1	0	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
3	1	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1

Come già visto in precedenza, i possibili valori di ingresso sono codificati considerandoli un unico valore binario per righe (il cui valore decimale è riportato nella colonna all'estrema sinistra) mentre i valori posizionali nella riga di intestazione sono l'equivalente decimale del sottostante valore binario, letto dall'alto in basso, dal MSB (riga 0) al LSB (riga 3). Riscriviamo la tabella in modo da evidenziarne le grandi caratteristiche di simmetria e complementarietà:

Pos.	Valori	Funzione	Funzione	Valori	Pos.
0	0000	FALSE	TRUE	1111	15
1	0001	$A \ AND \ B$	$\neg (A \ AND \ B)$	1110	14
2	0010	$\neg(A \Rightarrow B)$	$A \Rightarrow B$	1101	13
3	0011	A	$\neg A$	1100	12
4	0100	$\neg (B \Rightarrow A)$	$B \Rightarrow A$	1011	11
5	0101	B	$\neg B$	1010	10
6	0110	A XOR B	$\neg (A \ XOR \ B)$	1001	9
7	0111	A OR B	$\neg (A \ OR \ B)$	1000	8

Si potrebbe dedicare un intero testo alla lettura approfondita di tale tabella, ma ci limitiamo a far notare come a valori di codifica complementari (es. 2 e 13), perché a somma costante per righe, corrispondono funzioni logiche che sono l'una il complemento (ossia il negato) dell'altra. Riguardo ai simboli, si sono volutamente evitate le notazioni logiche possibilmente più criptiche per il lettore, mantenendo unicamente i simboli di negazione  $\neg$  e di implicazione  $\Rightarrow$ .

Analizzando velocemente la tabella sinottica delle funzioni binarie, quanto considerato per le funzioni unarie estreme si applica anche alle posizioni 0 e 15. Le coppie di funzioni 3,12 e 5,10 sono di fatto unarie, in quanto l'output è funzione di una sola delle variabili di ingresso, mentre per l'altra vale una condizione di indifferenza. Si nota come l'operatore di negazione, essendo unario, si applica ad una singola variabile o all'output di un'altra funzione. Tra le restanti funzioni, assumono notevole importanza AND, OR e XOR che corrispondono universalmente ad altrettante istruzioni delle varie CPU. Per comodità del lettore, si propongono le sole colonne delle operazioni di base, estrapolate dal sinottico.

<sup>&</sup>lt;sup>5</sup>La porta YES (buffer) è effettivamente implementata nelle logiche digitali integrate, ma la sua funzionalità logica è del tutto trasparente. Gli scopi di tale gate sono circuitalmente legati all'amplificazione di corrente e moltiplicazione del fan-out (buffering), alla possibilità di implementare un'uscita «open collector» e all'adattamento di livelli di tensione tra differenti sezioni circuitali.

A	B	A OR B	$A \ AND \ B$	A XOR B
0	0	0	0	0
0	1	1	0	1
1	0	1	0	1
1	1	1	1	0

Una funzione logica multibit (tipicamente una istruzione Assembly che opera su un registro ampio un byte) opera semplicemente applicando a ciascuna coppia di bit di peso corrispondente la tabella di verità dell'operatore prescelto, in totale isolamento rispetto ai bit adiacenti, poiché tali operazioni bitwise sono tipicamente segregate, ossia limitate ai due bit su cui operano senza effetti collaterali su altri eventuali bit (non esiste il concetto di «riporto» per gli operatori logici binari). Si abbiano ad esempio  $A = 10010100_2$  e  $B = 01001101_2$ , mostriamo i risultati delle tre operazioni booleane fondamentali incolonnando i bit:

Non ci si può esimere dal menzionare il fatto che la logica booleana è caratterizzata da una forte ridondanza e interdipendenza delle sue funzioni, tanto che ciascuna di esse può essere equivalentemente espressa in funzione delle altre. Di questo aspetto danno conto in particolare i teoremi del già menzionato Augustus de Morgan (vedi 2), che qui riportiamo ovviamente senza alcuna dimostrazione:

$$\neg (A \text{ OR } B) = \neg A \text{ AND } \neg B$$
  
$$\neg (A \text{ AND } B) = \neg A \text{ OR } \neg B$$
 (3.4.2)

Dal punto di vista dell'elettronica digitale integrata, la più importante ricaduta tecnologica di tale intrinseca ridondanza è data dalla possibilità di realizzare la totalità delle funzioni logiche usando unicamente porte NAND (così è denominata in elettronica digitale la funzione AND con uscita negata), che a livello di chip sono realizzabili con esattamente due transistor a effetto di campo (FET), il minimo assoluto per una porta logica, che consente la massima densità di integrazione e un consumo energetico ridotto al minimo (anche se questo varia notevolmente secondo l'effettiva tecnologia di realizzazione dei transistor).

Per pura curiosità, si sottopone al lettore la seguente implementazione logica della somma binaria definita alla sezione precedente. Un full adder logico, a livello circuitale, opera su tre bit in ingresso (gli addendi A e B e il riporto dello stadio precedente  $C_{in}$ ) e fornisce in uscita, oltre al bit S che rappresenta la somma A+B, anche il riporto  $C_{out}$ . Per lo stadio che manipola i due LSB dei byte da sommare, il riporto è inizializzato a zero.

$$S = A \ XOR \ B \ XOR \ C_{in}$$

$$C_{out} = A \ AND \ B \ OR \ C_{in} \ AND(A \ XOR \ B)$$
(3.4.3)

# Parte II $\label{eq:Parte} \mbox{Programmazione Assembly MCS6502/10}$

### Capitolo 4

### La famiglia di CPU MCS65xx.

La famiglia di CPU 65xx, ideata nella prima metà degli anni Settanta, consta di numerosi membri a 40 e 28 pin, i più diffusi dei quali sono senza dubbio il 6502 e il 6510. Concepiti inizialmente come snap-in replacement per il Motorola 6800, col quale mantengono la compatibilità pin-to-pin (soprattutto il capostipite MCS6500), supportano un set di 56 istruzioni e sono stati utilizzati in un numero rilevante di home computer, board didattiche, schede di controllo industriali. Il 6510 esiste in varie versioni, la più diffusa delle quali rimane quella legata al Commodore 64, l'home computer più venduto della storia.

Le differenze tra 6502 e 6510 sono minime: quest'ultima CPU offre un port di I/O integrato, con il relativo registro di controllo, mappati ai primi due indirizzi assoluti (0000h e 0001h rispettivamente per il DDR, Data Direction Register, e per il registro di I/O vero e proprio). Fin dal datasheet viene sottolineato come tale caratteristica, unita all'indirizzamento indicizzato zero-page e alla gestione degli interrupt, consenta la realizzazione di sofisticate jump tables per la gestione di segnali logici provenienti direttamente dalle periferiche: una architettura hardware e software effettivamente sfruttata in una moltitudine di sistemi di controllo e schede didattiche.

### 4.1 Bibliografia minimale.

Sarà utile avere a disposizione qualche testo sull'Assembly 6502/6510, oltre ai datasheet originali (già resi disponibili in PDF sul gruppo RP Italia). L'Autore suggerisce di partire da Zaks [Zak83] e Leventhal [Lev86], seguiti da Andrews [And85] e Butterfield [But86]. Dato il livello del corso, saranno indicati anche testi di base come [Osb80], [Jon84], [Smi85] e magari il Sinclair [Sin84] affiancato dal classico [Dav84] e da un testo di introduzione alla logica della programmazione come il notissimo Sprankle [SH11]. Per un livello più avanzato si possono suggerire [Sut85], [Eng85] e naturalmente [Zak82].

### 4.2 Architettura del processore MCS6510.

I valori esadecimali saranno nel seguito contrassegnati con una lettera h finale, come in 1234h, e nei listati Assembly con il prefisso \$, come in \$1234. Per i valori binari, si userà ove necessario il suffisso b come in 11001010b e nei listati il prefisso %01011100.

La figura (4.2.1) mostra uno schema logico semplificato della CPU MCS6510, conforme al datasheet. Si notano i bus interni, tutti rigorosamente ad 8 bit e inaccessibili all'utente; i registri principali a disposizione del programmatore (parimenti a 8 bit, in arancione); e una serie di registri e buffer interni (in celeste, anch'essi inaccessibili dall'utente) necessari al funzionamento del microprocessore. Si noti anche che il registro Program Counter, che è un singolo registro a 16 bit (peraltro l'unico di tale dimensione presente nella CPU), è riportato evidenziando le sue due metà alta e bassa, rispettivamente PCH e PCL, per meglio sottolineare il flusso logico dei dati verso i due bus di indirizzo interni, rispettivamente ADH, ADL (ADdress High, ADdress Low).

Si notano immediatamente i principali blocchi logico-funzionali del microprocessore: l'unità di decodifica delle istruzioni (il vero e proprio cuore della CPU), circondata da unità accessorie come il blocco di gestione degli interrupt e lo stadio di clock, e l'unità artimetico-logica ALU. Per ovvie ragioni di razionalizzazione dello schema si sono omesse le numerose connessioni tra l'unità di decodifica e i singoli registri: si dà per acquisito che tutti i registri e i blocchi della CPU interconnessi ai vari bus sono sempre interfacciati da buffer 3-state bidirezionali o monodirezionali (secondo la natura e funzione del registro), rappresentati nello schema tramite frecce a larghezza bus e - sul silicio - totalmente gestiti dall'unità di decodifica tramite linee individuali di abilitazione e gestione della direzione (R/W). In questo modo, per un banale esempio, al momento dell'esecuzione di una istruzione che copia il contenuto dell'Accumulatore nel registro Y tali registri saranno connessi al bus interno sotto il controllo




Figura 4.2.1: Schema logico semplificato della CPU 6510.

dell'unità di decodifica, rispettivamente l'Accumulatore abilitato in lettura e il registro Y abilitato in scrittura mentre tutti gli altri registri e stadi rimangono in stato di alta impedenza, disconnessi dal bus interno.

Conseguenza immediata dello schema logico, e in particolare della suddivisione interna dell'indirizzamento su due registri a 8 bit ABH e ABL, è il fondamentale concetto di pagina di memoria. Una pagina è una sequenza contigua di 256 indirizzi, caratterizzati dall'avere il medesimo byte di indirizzo alto (registro interno ABH). Quindi, esprimendo gli indirizzi in esadecimale, la pagina 0 è caratterizzata dagli indirizzi  $0000 \div 00FF$  estremi inclusi, la pagina 1 (riservata per design allo stack) ha indirizzi  $0100 \div 01FF$  e più in generale le varie pagine di memoria sono individuate dal byte più significativo dell'indirizzo: 02, 03, ...FD, FE, FF. Particolare rilevanza riveste la pagina zero, in quanto gode di una modalità di accesso privilegiato, maggiormente efficiente rispetto all'accesso ad altre locazioni di memoria. Si noti, inoltre, che in una delle versioni più recenti del 6510 (1982) le prime 256 locazioni di memoria RAM (a rigore, 254 perché le prime due sono sempre riservate al port di I/O) sono integrate nella CPU, rendendo ancora più efficiente l'accesso.

Inoltre talune istruzioni (principalmente di salto) risultano penalizzate in termini di tempi di esecuzione quando la locazione di destinazione non risiede nella medesima pagina di memoria di quella di partenza. Anche negli indirizzamenti indicizzati (si veda 4.2.4) si può verificare condizionatamente tale salto di pagina: se supponiamo ad esempio di utilizzare l'indirizzo assoluto A077h come indirizzo base e un indirizzamento indicizzato col registro X, quando tale registro assumerà valori superiori a 88h, si avrà un indirizzo risultante superiore ad A100h e quindi appartenente alla pagina successiva.

Le affermazioni precedenti, intuitivamente, sono giustificate dal fatto che i bus interni alla CPU sono a 8 bit ed esiste un unico data latch interno IDL, quindi per un indirizzo assoluto completo (16 bit) o anche per un cambio di pagina è necessario caricare sequenzialmente i due registri interni di indirizzo ABH e ABL, il che richiede almeno un ciclo di clock in più rispetto alle operazioni nelle quali ABH non varia.

Le istruzioni del set e i relativi operandi occupano da un minimo di un byte ad un massimo di tre byte; i tempi di esecuzione variano tra due e sette cicli di clock: il che significa, ad esempio, che su un Commodore 64 con clock a 1,022727 MHz (quindi con tempo di ciclo pari a 977,778 ns) i tempi di esecuzione variano tra circa 1,96 e 6,84 µs per ogni singola istruzione.

### 4.2.1 FDE: Fetch, Decode, Execute.

Il ciclo vitale della CPU, scandito dal clock di sistema, prevede tre fasi principali che si ripetono iterativamente:

Fetch: a partire da un indirizzo iniziale hardcoded<sup>1</sup>, viene prelevata la «prossima» istruzione dalla memoria, attraverso il bus di sistema. L'istruzione (un valore numerico, in questo caso a 8 bit) viene caricata nell'apposito registro istruzioni, connesso al bus dati interno, e da qui riversata nell'unità di decodifica: la parte più complessa e importante della CPU, che come già accennato occupa di gran lunga la maggior parte dell'area sul chip.

Decode: l'unità di decodifica è una complessa circuiteria composta da logiche combinatorie e sequenziali, nonché da memorie di sola lettura che contengono tabelle e istruzioni atomiche (microcodice) necessarie ad implementare istruzioni complesse presenti nel set. Essa ha lo scopo di gestire lo stato della CPU (e indirettamente del sistema connesso, in particolare della memoria esterna) come conseguenza dell'esecuzione di una data istruzione. La fase di decodifica, che nelle CPU tradizionali può richiedere numerosi cicli di clock, predispone le modifiche e abilita i singoli gate di lettura e scrittura che interconnettono i registri ai bus interni.

Execute: in questa fase vengono posti in atto gli effettivi cambiamenti di stato che coinvolgono i registri e i bus esterni. Ad esempio, in una istruzione di trasferimento tra registri interni, essi vengono messi in comunicazione (in lettura e scrittura rispettivamente) sul bus interno, evitando conflitti con altri registri e unità e la copia dei dati viene effettivamente eseguita. Viene aggiornato il Program Counter, l'unico registro a 16 bit, che contiene l'indirizzo della prossima istruzione (che può essere effettivamente consecutiva in memoria rispetto a quella eseguita, o la locazione specificata come destinazione di una istruzione di salto). A questo punto è possibile passare alla «successiva» istruzione, ricominciando quindi il ciclo dalla fase di fetching.

### 4.2.2 I registri accessibili dall'utente del 6502/6510A.

A registro Accumulatore. La CPU di nostro interesse, contrariamente alla maggioranza dei RISC di più moderna concezione, dispone di un solo registro Accumulatore e questo, anche rispetto a CPU 8 bit coeve

<sup>&</sup>lt;sup>1</sup>Nel nostro caso, all'avvio e dopo un reset, l'indirizzo della prima istruzione da eseguire viene sempre caricato dalle due locazioni assolute di memoria FFFCh e FFFDh prefissate in fase di progetto del silicio, ovviamente in ordine *little endian*. Tale approccio è detto **vettorizzazione** ed è estremamente flessibile: i progettisti sono liberi di inserire in tali locazioni un qualsiasi indirizzo arbitrario, a seconda delle necessità del sistema operativo eventualmente presente, della possibilità di utilizzare cartucce o altri mezzi di memorizzazione non volatili per modificare con facilità le condizioni di avvio della scheda o del sistema, eccetera.




Figura 4.2.2: Il registro di stato P del processore.

(in primo luogo lo Z80), rende leggermente più difficile scrivere codice assembly efficiente. In ogni caso, l'Accumulatore è la destinazione (implicita o meno) per numerose istruzioni previste dalla ISA e in esso avviene la maggioranza delle operazioni.

Indici la coppia di registri a 8 bit X e Y è importante per tre scopi fondamentali:

- 1. Scambio di dati diretto con l'Accumulatore, tramite istruzioni dedicate;
- 2. Contatori per i loop, con istruzioni di decremento e incremento unitario specifiche (curiosamente non previste per l'Accumulatore);
- 3. Indicizzazione di array e tabelle in memoria, entro apposite modalità di indirizzamento indicizzato nelle quali la CPU automaticamente aggiunge il contenuto attuale del registro X o Y ad un dato indirizzo di memoria di base. Questo spiega, peraltro, la connessione evidenziata nello schema logico tra l'ALU e il bus interno degli indirizzi.
- S il registro stack pointer. Si noti che anche tale registro consta di soli 8 bit, e quindi la profondità massima di stack è pari a 256 locazioni. Al momento del trasferimento di S nei buffer di indirizzo, il buffer ABH per la parte alta dell'indirizzo (pagina) viene automaticamente caricato col valore binario hardcoded 00000001b. Ne consegue che lo stack occuperà sempre gli indirizzi di memoria assoluti compresi tra 0100h e 01FFh in qualunque architettura di sistema: si tenga inoltre presente che, ad ogni PUSH, lo stack pointer (inizializzato a FFh dopo il reset) viene decrementato di una locazione, fino al limite di 0 oltre il quale una ulteriore PUSH causerebbe il wraparound del registro e uno stack overflow (non gestito in hardware, quindi in pratica «una ricetta per il disastro», come dicono gli amici oltremanica).
- P il registro di stato del processore. Come visibile in figura (4.2.2), esso consta di 7 flag, dei quali 4 (evidenziati dallo sfondo celeste in figura) sono (parzialmente) manipolabili dall'utente tramite istruzioni dedicate. Tali flag vengono aggiornati dall'unità di decodifica dopo la maggior parte delle istruzioni: nel seguito vedremo anche in dettaglio, per ogni istruzione, quali sono i flag influenzati.
  - N viene denominato bit del segno (sig<u>N</u> flag), ma in realtà quando viene aggiornato copia lo stato del MSB del registro interessato, indipendentemente dal fatto che il contenuto sia effettivamente un numero in complemento a due o non segnato. L'unica significativa eccezione a questa regola generale è l'istruzione di scorrimento (shift) a destra LSR, che azzera sempre il flag N. Tale flag non è manipolabile dall'utente in alcun modo: non sono previste istruzioni dirette per azzerarlo o impostarne a 1 il valore
  - V ossia o Verflow flag, segnala un overflow aritmetico dopo una operazione di addizione o sottrazione, perché il risultato è tale da non poter essere contenuto in un singolo byte. Curiosamente, esiste una istruzione specifica per azzerarlo, ma non una corrispondente per settarlo, al contrario degli altri tre bit di stato manipolabili dall'utente.
  - **B** ovvero <u>B</u>reak flag, viene impostato quando nel flusso di esecuzione il processore incontra una istruzione specifica, denominata BRK. Ha rilevanza pratica solo nelle sequenze di interrupt e non è manipolabile dall'utente
  - **D** ovvero <u>D</u>ecimal flag, imposta la modalità di funzionamento BCD quando posto a 1. Tale modalità sarà spiegata in dettaglio nel seguito.

- I ovvero Interrupt flag. Quando il microprocessore riceve una richiesta di interrupt da una periferica tramite il segnale logico  $\overline{IRQ}$ , esamina lo stato di questo bit: se è posto a 1, l'interrupt viene ignorato. Fondamentale per la creazione di sezioni critiche nel codice, che non possono essere interrotte per garantire tempi di esecuzione costanti e predicibili in funzione di una temporizzazione stringente (tipicamente per la comunicazione con una periferica esterna). Vista la sua natura, è chiaramente anche azzerabile e impostabile dal programmatore tramite apposite istruzioni.
- Z ossia Zero flag. Si presti attenzione alla semantica invertita: viene posto a 1 se il risultato di una operazione è pari a zero, ossia nullo. Quindi è normalmente pari a zero, se il risultato dell'ultima operazione o trasferimento non è nullo. Come nella maggioranza delle CPU, non è manipolabile dall'utente con istruzioni specifiche.
- C ovvero Carry flag, è il bit del riporto nelle operazioni aritmetiche e costituisce il «nono bit» nelle rotazioni e negli scorrimenti, come chiaramente esemplificato nella prima parte del testo (3.3.1). Esistono apposite istruzioni per l'azzeramento e l'impostazione del carry, tipicamente usate preliminarmente alle operazioni aritmetiche e agli shift/rotazioni.

Il microprocessore 6510 offre inoltre un ulteriore registro, mappato alla locazione assoluta 0000h: si tratta del **DDR**, Data Direction Register, che controlla il comportamento dei singoli bit del port di I/O vero e proprio, mappato alla locazione successiva. Ciascuna locazione del DDR contiene un valore 0 se il corrispondente bit del port di I/O funziona come *input*, e un valore 1 per l'output. Si noti come questa convenzione è **opposta** a quella (maggiormente mnemonica) utilizzata universalmente qualche anno dopo dalla maggioranza dei progettisti di microcontroller e CPU, tale che anche graficamente sia immediato associare 1=I (Input) e 0=O come Output.

Si presti attenzione al fatto che, nelle versioni più diffuse del 6510 (inclusa quella installata nei Commodore 64), i bit 7 e 6 del port di I/O non sono implementati e i relativi pin della CPU sono invece utilizzati per le funzioni di READY (utilizzata in hardware per la sincronizzazione e il DMA, assieme al segnale AEC che pone in 3-state i buffer di indirizzo isolando così la CPU dal relativo bus) e  $\overline{NMI}$  (Non-Maskable Interrupt, linea di interrupt hardware ad alta priorità non soggetta al flag I sopra descritto).

### 4.2.3 Altri registri fondamentali.

- PC è il registro Program Counter, rappresentato in figura (4.2.1) nelle sue due metà PCH e PCL per meglio evidenziare la logica delle sue connessioni ai due bus di indirizzo interni. Vale la pena di evidenziare nuovamente che tale registro è l'unico registro a 16 bit effettivi contenuto nella CPU, che consente di referenziare qualsiasi indirizzo nel range indirizzabile di 64KiB. Normalmente viene incrementato in automatico dalla sezione di decodifica per puntare all'istruzione successiva in memoria rispetto a quella appena eseguita, ma come già accennato viene anche modificato dalle istruzioni di salto (condizionato o assoluto) per alterare di fatto la sequenza dell'esecuzione, realizzando così indirettamente (tra l'altro) cicli e scelte come sancito dal teorema di espressività minimale dei linguaggi di programmazione [BJ66].
- RI ossia Registro Istruzioni. Dopo la fase di fetch, contiene il cosiddetto *opcode* a 8 bit corrispondente all'istruzione correntemente prelevata dalla memoria. Tale valore consegna all'unità di decodifica due fondamentali informazioni:
  - 1. Che tipo di operazione si sta per compiere;
  - 2. Quanti *operandi* sono eventualmente richiesti, ossia quanti altri byte (zero, uno o due) è necessario prelevare ancora dalla memoria per completare l'operazione.
- **RD** ovvero Registro Dati. Gestisce bidirezionalmente (sotto il controllo della linea logica  $R/\overline{W}$ ) il transito dei dati a 8 bit dal bus esterno verso il bus interno.

### 4.2.4 Modalità di indirizzamento.

Ciascuna delle 56 istruzioni del 6502 supporta una o più delle 13 modalità di indirizzamento totali previste dall'architettura. Ciascuna specifica combinazione di istruzione e modalità è individuata da un opcode univoco, per un totale di 151 diversi opcode documentati<sup>2</sup>: tuttavia, di norma il programmatore Assembler non ha necessità di memorizzare tutti i possibili codici previsti dal linguaggio macchina. L'uso di un Assembler consente infatti l'uso di mnemonici, gruppi di tre lettere come STA o INX che individuano ciascuna delle 56 istruzioni a prescindere dalla modalità di indirizzamento. Tali modalità influenzano la lunghezza complessiva dell'istruzione, dovuta al numero di operandi (zero, uno, due). Gli indirizzi saranno normalmente indicati nel resto del documento come addr8 (indirizzo ad un byte, es. pagina zero) e addr16 (indirizzo assoluto, due byte). Sono supportate le seguenti modalità:

<sup>&</sup>lt;sup>2</sup>Non affronteremo qui, per vari ordini di ragioni, la questione degli opcode non documentati.




Figura 4.2.3: Modalità di indirizzamento indirette.

- Indirizzamento implicito: si tratta della forma in assoluto più semplice, che prevede operazioni unicamente sui registri interni della CPU e non richiede alcun operando. Le istruzioni con indirizzamento implicito occupano un solo byte in memoria e sono normalmente anche le più veloci in assoluto, richiedendo solo due cicli di clock (il minimo per le CPU considerate): CLC, CLD, CLI, CLV, DEX, DEY, INX, INY, NOP, SEC, SED, SEI, TAX, TAY, TSX, TXA, TXS. Vi sono inoltre ulteriori istruzioni ad indirizzamento implicito, che tuttavia richiedono più dei due cicli di clock minimali: BRK, PHA, PHP, PLA, PLP, RTI, RTS. In totale sono ben 24 su 56 le istruzioni ad indirizzamento implicito. Ricordiamo che il significato di tutte le istruzioni qui elencate sarà dettagliato nella prossima sezione.
- Indirizzamento in Accumulatore: strettamente analogo al precedente, dal quale viene distinto formalmente solo per quelle istruzioni che supportano anche altri modi di indirizzamento. Infatti si applica unicamente alle 4 istruzioni di scorrimento e rotazione: ASL, LSR, ROL, ROR.
- Indirizzamento immediato: l'operando previsto (un singolo byte) viene prelevato dalla memoria, alla locazione immediatamente successiva all'istruzione corrente. Tutte le istruzioni con indirizzamento immediato occupano due byte in memoria: l'opcode seguito dal byte dell'operando. Tali operandi vengono universalmente denotati con un simbolo # prefisso nei sorgenti Assembly, come ad esempio LDA #\$20 che ha l'effetto di caricare in Accumulatore il valore esadecimale 20h, ossia 32 decimale. Vi sono 11 istruzioni che supportano l'indirizzamento immediato, sono tutte aritmetico-logiche o di confronto: ADC, AND, CMP, CPX, CPY, EOR, LDA, LDX, LDY, ORA, SBC.
- Indirizzamento in pagina zero: come già ricordato, tale modalità di indirizzamento è maggiormente efficiente rispetto all'accesso a qualsiasi altra locazione di memoria: l'occupazione di memoria delle istruzioni che supportano tale indirizzamento è pari a due soli byte. Vi sono 21 istruzioni che supportano l'indirizzamento in pagina zero: ADC, AND, ASL, BIT, CMP, CPX, CPY, DEC, EOR, INC, LDA, LDX, LDY, LSR, ORA, ROL, ROR, SBC, STA, STX, STY. Si presti attenzione al fatto che sulle architetture più diffuse (es. Commodore 64) i progettisti hanno sfruttato al massimo lo spazio disponibile in pagina zero per il sistema e il firmware residente: le locazioni ufficialmente documentate e disponibili sono decisamente poche (tipicamente quelle comprese tra FBh ed FFh, estremi inclusi, oltre a pochi altri byte sparsi).
- Indirizzamento assoluto: per accedere direttamente alle locazioni esterne alla pagina zero, comprese tra 100h e FFFFh (si ricordi tuttavia che le locazioni 100h-1FFh, estremi inclusi, sono dedicate allo stack per design) si deve utilizzare l'indirizzamento assoluto, più lento e con maggiore occupazione di memoria (un byte per l'opcode e due byte per l'indirizzo little-endian). Le istruzioni che supportano tale modalità di indirizzamento sono esattamente le stesse 21 per le quali è possibile usare l'indirizzamento in pagina zero, più l'istruzione di salto JMP e la chiamata di subroutine JSR.
- Indirizzamento relativo: tale modalità riguarda esclusivamente le 8 istruzioni di salto condizionato (branch) ed è limitata come destinazione a locazioni situate entro +127 o -128 bytes rispetto a quella corrente. Naturalmente, nel caso in cui la destinazione sia necessariamente situata al di là di tali limiti, è sempre possibile inserire un salto incondizionato, con indirizzamento assoluto. Le istruzioni interessate sono BCC, BCS, BEQ, BMI, BNE, BPL, BVC, BVS ed hanno tutte una lunghezza pari a 2 byte.

- Indirizzamento indicizzato in pagina zero: in questa modalità l'operando (1 byte) specifica una locazione di pagina zero (indirizzo di base), alla quale viene sommato l'attuale contenuto del registro X o Y per ottenere l'indirizzo assoluto. Tale indirizzo risultante deve essere a sua volta ancora in pagina zero: quindi valgono le restrizioni addr8 + X ≤ FFh e addr8 + Y ≤ FFh rispettivamente. Le istruzioni che ammettono l'uso del registro X con tale modalità di indirizzamento, che occupa due byte (opcode e operando) e nei sorgenti viene specificata con la notazione OPCODE addr8, X sono ADC, AND, ASL, CMP, DEC, EOR, INC, LDA, LDY, LSR, ORA, ROL, ROR, SBC, STA, STY mentre vi sono solamente due istruzioni che fanno uso del registro Y, in modo piuttosto ovvio: LDX, STX.
- Indirizzamento indicizzato assoluto: come sopra, ma l'indirizzo può essere situato ovunque entro la memoria indirizzabile ed è richiesto un byte in più rispetto alla precedente modalità. La sintassi è: OPCODE addr16, X. Anche qui, ovviamente, la somma tra l'operando (indirizzo di base) e il contenuto del registro X o Y non deve superare il limite dei 64KiB, altrimenti si ha un wraparound potenzialmente disastroso e non intercettabile in hardware. Le istruzioni che ammettono tale forma di indirizzamento usando il registro X sono: ADC, AND, ASL, CMP, DEC, EOR, INC, LDA, LDY, LSR, ORA, ROL, ROR, SBC, STA. Quelle che ammettono l'uso del registro Y sono invece: ADC, AND, CMP, EOR, LDA, LDX, ORA, SBC, STA.
- Indirizzamento indiretto: questa peculiare modalità vettoriale, che in realtà fa uso di un puntatore analogo a quelli previsti dal linguaggio C, è supportata unicamente dall'istruzione di salto incondizionato JMP. La locazione assoluta di memoria indicata dai due operandi contiene due byte che, riassemblati in ordine little-endian, indicano l'effettiva destinazione finale del salto. La sua destinazione primaria è la realizzazione di jump tables, che consentono di svincolare gli entry point principali del firmware di sistema (es. Kernal, interprete BASIC, firmware di ogni genere su cartridge...) dall'effettivo indirizzo della routine, che può variare di versione in versione secondo l'occupazione di memoria di altre subroutine, oppure può essere semplicemente sostituito a runtime con l'indirizzo di un software arbitrario scritto dall'utente. Esempio principe di questa fondamentale idea è lo stesso vettore di avvio della CPU 6502, che come già evidenziato carica al boot come prima locazione del Program Counter il contenuto delle locazioni di memoria FFFCh (LSB) e FFFDh (MSB) ed avvia l'esecuzione da tale indirizzo effettivo, di fatto ignoto al momento della progettazione del silicio.
- Indirizzamento post-indicizzato: la figura (4.2.3) mostra in modo chiaro un esempio di tale modalità di indirizzamento con puntatore in pagina zero. La similitudine più immediata per il lettore abituato ai linguaggi di alto livello è quella di un puntatore ad array del linguaggio C. Questa modalità di indirizzamento richiede un solo operando (indirizzo di pagina zero), fa uso del registro indice Y, viene denotata nel sorgente come OPCODE (addr8), Y e si articola come segue:
  - 1. Referenzia una locazione di pagina zero (non superiore a FEh) che, assieme alla locazione immediatamente successiva, contiene l'indirizzo assoluto di base di un array;
  - 2. A tale indirizzo a 16 bit viene poi aggiunto l'attuale contenuto del registro Y (offset): per tale motivo si parla di post-indicizzazione;
  - 3. L'indirizzo finale così ottenuto viene infine utilizzato come operando per l'istruzione corrente.
- Indirizzamento pre-indicizzato: sempre con riferimento alla figura (4.2.3), tale modalità è complementare alla precedente, fa uso del registro X ed è denotata come OPCODE (addr8, X). La semantica di alto livello, in questo caso, è quella di un array di puntatori, tenendo comunque presenti le limitazioni (spesso drastiche) di spazio disponibile in pagina zero. Supponiamo di avere una periferica seriale che risponde con un codice di stato compreso tra 0 e 7, espresso da tre bit (isolati in modo che qui non ci interessa), in funzione del quale occorre intraprendere diverse azioni. Tale valore, moltiplicato per due (per tenere conto del fatto che un puntatore a 16 bit occupa necessariamente due byte in pagina zero) con un semplice shift a sinistra e immesso nel registro X, può essere usato in modo immediato per un dispatching diretto ad una di otto diverse subroutine usando questa modalità di indirizzamento, emulando così nel modo più compatto ed efficiente uno statement strutturato simile alla CASE o SWITCH dei linguaggi di alto livello. Risulta infatti sufficiente memorizzare in fase di inizializzazione in 16 locazioni contigue di pagina zero, a coppie, gli entry point delle otto subroutine esemplificate (realizzando così, di fatto, una jump table) e usare poi la procedura descritta (uno shift in Accumulatore, un trasferimento da A ad X e un salto pre-indicizzato usando la tabella dei puntatori). Si esorta il lettore a notare come le modalità di indirizzamento indiretto, sia pur penalizzate prestazionalmente, consentono di referenziare un indirizzo assoluto con un effettivo risparmio di un byte in memoria rispetto alla forma standard, e sono per questo da sempre privilegiate nella stesura di firmware su ROM, laddove la compattezza del codice ha quasi sempre la priorità sugli aspetti prestazionali.

### 4.2.5 RISC o CISC?

Le informazioni fondamentali fornite riguardo l'architettura e la ISA consentono già di classificare il design (uno dei primi sul mercato, ispirato al progenitore MC6800 che è a sua volta un apripista nel mondo delle CPU a 8 bit degli anni Settanta). La famiglia MCS 65xx Rockwell/MOS Technology si potrebbe classificare come RISC sulla base del numero di istruzioni (56) e dell'architettura generale, anche se presenta una serie di peculiarità (potremmo anche definirli «difetti di gioventù») che la rendono marcatamente diversa dai tipici RISC così come concepiti a partire dalla metà degli anni Ottanta:

- Numero di registri ridottissimo: un solo Accumulatore e due registri indice dedicati, tutti a 8 bit. In questo differisce anche dal progenitore MC6800 e dal coevo Z80. Nei tipici RISC è normale trovare 16 o anche 32 registri general purpose, per non dire della memoria integrata ad accesso privilegiato (in effetti implementata, sia pure limitatamente alla pagina zero, anche in una revisione del silicio del 6510, a partire dal 1982).
- Scarsa ortogonalità del set di istruzioni, come appena visto. Nei tipici RISC invece la quasi totalità delle istruzioni supporta tutte, o quasi tutte, le modalità di indirizzamento previste.
- Tempi di esecuzione ampiamente variabili, uniti a lunghezza delle istruzioni parimenti variabile. Nei tipici core RISC si tende invece ad offrire l'esecuzione garantita in un singolo ciclo di tutte le istruzioni, con la sola ovvia eccezione dei salti (dovuta principalmente allo svuotamento della coda di prefetch) ed eventualmente della moltiplicazione in hardware, che tipicamente richiedeva due cicli nei design tradizionali (da circa quindici anni i core di nuova generazione hanno azzerato anche tale gap). Allo stesso modo, le architetture Harvard di microcontroller e DSP garantiscono che qualsiasi istruzione con i suoi operandi sia contenuta in una singola parola della memoria di programma (che ovviamente non coincide con i 4 o 8 bit dell'ampiezza di bus dati, ma si attesta in media sui 12-14 bit per i core midrange e può arrivare agli 80 bit dei DSP VLIW, ossia Very Long Instruction Word). Come si vede, l'evoluzione rispetto ai primi core 8 bit è stata notevole.

### 4.3 ISA del 6502/6510.

Il set di istruzioni (ISA: Instruction Set Architecture) consta come anticipato di 56 istruzioni, suddivisibili funzionalmente nei seguenti 6 gruppi:

• DTA, Data Transfer Instructions. Si tratta di 10 istruzioni dedicate, come immediatamente suggerito dalla nomenclatura, al trasferimento dei dati da registro a registro e bidirezionalmente tra registri e memoria.

LDA	Carica in Accumulatore il contenuto di una locazione di memoria.
LDX	Carica nel registro X il contenuto di una locazione di memoria.
LDY	Carica nel registro Y il contenuto di una locazione di memoria.
STA	Salva in una locazione di memoria il contenuto dell'Accumulatore.
STX	Salva in una locazione di memoria il contenuto del registro X.
STY	Salva in una locazione di memoria il contenuto del registro Y.
TAX	Copia il contenuto dell'Accumulatore nel registro X.
TXA	Carica in Accumulatore il contenuto del registro X.
TAY	Copia il contenuto dell'Accumulatore nel registro Y.
TYA	Carica in Accumulatore il contenuto del registro Y.

• ALI, Arithmetical and Logical Instructions: sono le 5 istruzioni che coinvolgono più direttamente l'ALU, l'importante sezione della CPU che presiede al calcolo aritmetico e alle operazioni logiche. Il 6502/10 implementa addizione, sottrazione, AND, OR, XOR, esclusivamente usando il registro Accumulatore A come origine.

ADC	Aggiunge all'Accumulatore il contenuto di una locazione di memoria e il bit di riporto (Carry).
SBC	Sottrae dall'Accumulatore il valore di una locazione di memoria, tenendo conto anche del bit di Carry.
AND	Effettua l'AND logico bitwise tra il contenuto dell'Accumulatore e una locazione di memoria.
ORA	Effettua l'OR logico bitwise tra il contenuto dell'Accumulatore e una locazione di memoria.
EOR	Effettua l'OR esclusivo bitwise tra il contenuto dell'Accumulatore e una locazione di memoria.

• TI, Test Instructions. Si tratta di 4 istruzioni dedicate ai confronti tra memoria e registri, che alterano appropriatamente i flag nel registro di stato P e di conseguenza consentono di modificare il flusso di esecuzione tramite successive istruzioni di salto condizionato (branch), basate appunto sullo stato di tali flag.

CMP	Confronta il valore in Accumulatore con il contenuto di una locazione di memoria.
CPX	Confronta il valore nel registro X con il contenuto di una locazione di memoria.
CPY	Confronta il valore nel registro Y con il contenuto di una locazione di memoria.
BIT	Effettua un AND volatile tra il contenuto dell'Accumulatore e una locazione di memoria.

• RSMI, Register Shift and Modify Instructions. Sono le 10 istruzioni delegate ad incrementi e decrementi, scorrimenti e rotazioni come già definiti nella prima parte del testo.

INC	Incrementa di uno il contenuto di una locazione di memoria.			
DEC	Decrementa di uno il contenuto di una locazione di memoria.			
INX	Incrementa di uno il contenuto del registro X.			
DEX	Decrementa di uno il contenuto del registro X.			
INY	Incrementa di uno il contenuto del registro Y.			
DEY	Decrementa di uno il contenuto del registro Y.			
ASL	Shift aritmetico a sinistra di una posizione.			
LSR	Shift logico a destra di una posizione.			
ROL	Rotazione a sinistra di una posizione, con Carry.			
ROR	Rotazione a destra di una posizione, con Carry.			

• FSCI, Flag Set and Clear Instructions. Sono le 7 istruzioni con le quali si possono manipolare alcuni flag del registro di stato P: Carry, Decimal, Interrupt, oVerflow.

CLC	Azzera il flag di riporto (Carry).		
SEC	Imposta a 1 il flag di riporto (Carry).		
CLD	Azzera il flag D (modo BCD).		
SED	Imposta a 1 il flag D.		
CLI	Azzera il flag di interrupt.		
SEI	Imposta a 1 il flag di interrupt.		
CLV	Azzera il flag di overflow V.		

• BI, Branch Instructions. Sono le 8 istruzioni, in coppie complementari (Branch if set, Branch if clear), che consentono di operare salti condizionati dallo stato dei seguenti flag nel registro di stato P: Carry, Zero, Negative, oVerflow.

BCC	Salta se Carry = 0 (riporto = 0).
BCS	Salta se Carry = 1 (riporto = 1).
BNE	Salta se il flag $Z = 0$ (risultato non nullo).
BEQ	Salta se il flag $Z = 1$ (risultato nullo).
BPL	Salta se il flag $N = 0$ (non negativo).
BMI	Salta se il flag $N = 1$ (negativo).
BVC	Salta se il flag $V = 0$ (nessun overflow).
BVS	Salta se il flag $V = 1$ (overflow).

• UJR, Unconditional Jumps and Returns. Sono le 5 istruzioni non condizionate di controllo del flusso: salto, chiamata a subroutine, return, break, return from interrupt.

JMP	Effettua un salto alla locazione specificata e continua l'esecuzione da lì.
JSR	Richiama una subroutine.
RTS	Termina la subroutine e ritorna al chiamante.
BRK	Interrupt software o trap interrupt, salta ad un vettore predeterminato.
RTI	Termina un interrupt e torna al chiamante.

• SOI, Stack Operation Instructions. Sono le 6 istruzioni, a coppie complementari, che gestiscono PUSH e POP dallo stack hardware gestito tramite il registro di stack S, nonché caricamento e copia del registro S nel registro X, che è *l'unico* metodo di accesso a tale registro previsto nell'intera ISA.

PHA	Salva l'Accumulatore sullo stack (PUSH).
PLA	Ripristina l'Accumulatore dallo stack (POP).
PHP	Salva il registro di stato P sullo stack (PUSH).
PLP	Ripristina il registro di stato P dallo stack (POP).
TXS	Carica nello stack pointer S il valore del registro X.
TSX	Trasferisce al registro X il valore attuale dello stack pointer S.

• Per completare il set, la singola istruzione NOP (presente universalmente nei set di istruzioni) che non effettua alcun cambiamento di stato eccetto l'incremento di una unità del registro Program Counter, e la cui esecuzione causa implicitamente (come ogni altra istruzione) un ritardo, in questo caso pari a 2 cicli di clock.

Nel seguito analizzeremo in dettaglio ciascuna singola istruzione e i suoi effetti sui flag del processore. Saranno indicate la lunghezza complessiva di istruzione e operandi (uno, due o tre bytes) e i tempi di esecuzione, la codifica binaria ed esadecimale. Laddove il tempo sia condizionato dalla collocazione finale dell'operando (stessa pagina o pagine diverse) saranno indicati i tempi massimo e minimo, nella forma 4/5 dove il primo valore si applica quando non si verifica un cambio di pagina, e il secondo nel caso opposto.

Nell'indicare la famiglia di opcode per ogni mnemonico, al fine di evidenziare i bitfield scelti dai progettisti per la codifica, faremo uso di una maschera di bit (ad esempio 011...01) che indica la parte fissa della codifica, e al posto delle locazioni mancanti inseriremo dei codici alfabetici nei quali a ciascuna lettera minuscola corrisponde un singolo bit, come indicato nelle tabelle che seguono. Al di là delle 24 istruzioni ad indirizzamento implicito (più le 8 istruzioni di salto condizionato relativo), le rimanenti istruzioni del set si possono suddividere in cinque gruppi principali riguardo le modalità di indirizzamento supportate. Tali gruppi supportano rispettivamente 8, 4, 5, 3 e 5 diverse modalità di indirizzamento. In generale, la ISA della famiglia 65xx non presenta una elevata ortogonalità: nei set di istruzioni altamente ortogonali, per definizione, la maggioranza delle istruzioni supporta tutti o quasi tutti i metodi di indirizzamento. Le tabelle seguenti mostrano la codifica dei bitfield adottata nelle successive sottosezioni per individuare l'effettivo opcode binario corrispondente alla specifica coppia istruzione+indirizzamento.

aaa					
000	Pre-indicizzato indiretto	(addr8, X)			
001	Pagina zero	addr8			
010	$\operatorname{Immediato}$	#byte			
011	$\operatorname{Assoluto}$	addr16			
100	Post-indicizzato indiretto	(addr 8), Y			
101	Indicizzato pagina zero, X	addr8,X			
110	${ m Assoluto~indicizzato~X}$	addr16,X			
111	Assoluto indicizzato Y	addr16,Y			

Dunque, ad esempio, la codifica binaria 011aaa01 (corrispondente allo mnemonico ADC) darà adito ai seguenti effettivi opcode generati dall'Assembly (o codificati manualmente) secondo il tipo di indirizzamento utilizzato:

Linea sorgente	Opcod	le	Indirizzamento	Bytes
Linea sorgente	Binario	Hex	munizzamento	Dytes
ADC (addr8,X)	01100001	61	Pre-indicizzato indiretto	2
ADC addr8	01100101	65	Pagina zero	2
ADC #byte	011 <mark>010</mark> 01	69	Immediato	2
ADC addr16	011 <mark>011</mark> 01	6D	Assoluto	3
ADC (addr8),Y	01110001	71	Post-indicizzato indiretto	2
ADC addr8,X	01110101	75	Indicizzato pagina zero, X	2
ADC addr16,X	01111001	79	Assoluto indicizzato X	3
ADC addr16,Y	01111101	7D	Assoluto indicizzato Y	3

Seguono le altre quattro codifiche, con identico significato. Si noti che i codici binari non sono necessariamente sequenziali.

bb							
00	Pagina zero	addr8					
01	${ m Assoluto}$	addr16					
10	Indicizzato pagina zero, X	addr8,X					
11	Assoluto indicizzato X	addr16,X					

ccc							
001	Pagina zero	addr8					
010	f Accumulatore	A					
011	${ m Assoluto}$	addr16					
$101^{3}$	Indicizzato pagina zero, X	addr8,X					
$111^{4}$	Assoluto indicizzato X	addr16,X					

dd							
00	Immediato	#byte					
01	Pagina zero	addr8					
11	Assoluto	addr16					

eee							
001	Immediato	#byte					
010	Pagina zero	addr8					
011	Assoluto	addr16					
$101^{5}$	Indicizzato pagina zero	addr8,X/Y					
$111^{6}$	Assoluto indicizzato	addr16,X/Y					

Alcuni rari opcode ammettono variazioni di un singolo bit per i due diversi modi di indirizzamento supportati: tali variazioni saranno indicate in modo esplicito, elencando i diversi codici. Si noti infine che gli opcode vengono elencati in ordine numerico crescente di codifica, per fissare meglio nella memoria del lettore i criteri di formazione e codifica della ISA scelti dai progettisti: sia pure molto in anticipo rispetto alla nascita di veri e propri criteri formali per il design sistematico dei set di istruzioni e delle best practices del codesign<sup>7</sup>, le decisioni adottate per la famiglia 65xx hanno comunque una loro razionalità ed omogeneità, nonostante alcune eccezioni e singolarità. Nei casi che supportano numerose modalità di indirizzamento (4 o più) si è evidenziata graficamente la modalità che consente le migliori prestazioni, riportando in rosso il numero di cicli ad essa relativo.

<sup>&</sup>lt;sup>3</sup> Attenzione: il medesimo codice indica invece l'indirizzamento indirizzato con registro Y per la sola istruzione STY.

<sup>&</sup>lt;sup>4</sup>Vedi nota precedente.

<sup>&</sup>lt;sup>5</sup>Attenzione: il medesimo codice indica addr8,Y per LDX e addr8,X per LDY.

 $<sup>^6\</sup>mathrm{Vedi}$  nota precedente.

<sup>&</sup>lt;sup>7</sup>Contrazione di «contemporaneous design», la prassi ingegneristica del design contemporaneo e interdipendente dei vary layer di un progetto: in particolare per quanto riguarda le CPU ci si riferisce ad hardware, microcodice e ISA portati avanti rigorosamente in parallelo. Tale modo di procedere evita note criticità ed errori, ormai ben studiate in progetti di importanza storica, nei quali miraggi di risparmio economico nell'immediato, decisioni di progetto poco meditate o false «scorciatoie» in fase di design hardware hanno poi comportato caoticità, kludge dell'ultimo minuto, eccezioni e irrazionalità negli altri layer ed aree di progetto, generando così penalità prestazionali, costi superflui a livello applicativo e gravi problemi di retrocompatibilità.

### 4.3.1 ADC

Lo mnemonico deriva da  $\mathbf{AD}$ d with  $\mathbf{C}$ arry. Aggiunge il contenuto di una locazione di memoria all'Accumulatore, sommando poi il bit di riporto al totale ivi contenuto:  $A \leftarrow M + A + C$ . Supporta 8 modalità di indirizzamento. Codifica binaria: 011aaa01.

Flags modificati:

N	V	_	B	D	I	Z	C
*	*					*	*

Linea sorgente	Opcod	.e	Indirizzamento	Bytes	Cicli
Linea sorgenie	Binario	Hex	munizzamento	Dytes	Cicii
ADC (addr8,X)	01100001	61	Pre-indicizzato indiretto	2	6
ADC addr8	01100101	65	Pagina zero	2	3
ADC #byte	01101001	69	Immediato	2	2
ADC addr16	01101101	6D	${ m Assoluto}$	3	4
ADC (addr8),Y	01110001	71	Post-indicizzato indiretto	2	5/6
ADC addr8,X	01110101	75	Indicizzato pagina zero, X	2	4
ADC addr16,Y	01111001	79	Assoluto indicizzato Y	3	4/5
ADC addr16,X	01111101	7D	Assoluto indicizzato X	3	4/5

### 4.3.2 AND

Effettua un **AND** logico bitwise tra memoria e Accumulatore, ponendo il risultato in quest'ultimo:  $A \leftarrow A \wedge M$ . Supporta un totale di 8 modalità di indirizzamento. Codifica binaria: 001aaa01.

Flags modificati:

N	V	_	B	D	I	Z	C
*						*	

A	B	$A \ AND \ B$
0	0	0
0	1	0
1	0	0
1	1	1

Linea sorgente	Opcod	.e	Indirizzamento	Bytes	Cicli
Linea sorgenie	Binario	Hex	munizzamento	Dytes	Cicii
AND (addr8,X)	00100001	21	Pre-indicizzato indiretto	2	6
AND addr8	00100101	25	Pagina zero	2	3
AND #byte	00101001	29	Immediato	2	2
AND addr16	00101101	2D	${ m Assoluto}$	3	4
AND(addr8),Y	00110001	31	Post-indicizzato indiretto	2	5/6
AND addr8,X	00110101	35	Indicizzato pagina zero, X	2	4
AND addr16,Y	00111001	39	Assoluto indicizzato Y	3	4/5
AND addr16,X	00111101	3D	Assoluto indicizzato X	3	4/5

### 4.3.3 ASL

Lo mnemonico richiama l'operazione: Arithmetic Shift to Left. Effettua uno scorrimento a sinistra dell'Accumulatore o di una locazione di memoria di una posizione, il che equivale ad una moltiplicazione per due in caso di valori non segnati. Si veda in figura (4.3.1) e la parte introduttiva del corso (3.3.1). Si noti che, a dispetto della nomenclatura scelta, non si tratta di un vero




Figura 4.3.1: Effetto dell'istruzione ASL.

shift aritmetico in quanto il bit del segno *non viene preservato* nella locazione 7. Il bit 7 (MSB) viene invece spostato nel flag di Carry, mentre nel LSB viene inserito un valore 0. L'istruzione supporta 5 modalità di indirizzamento. Codifica binaria: 000ccc10.

Flags modificati:	N	V	_	B	D	I	Z	C
	*						*	*

Linea sorgente	Opcod	e	Indirizzamento	Bytes	Cicli
Linea sorgente	Binario	Hex	munizzamento	Буссь	Olch
ASL addr8	00000110	06	Pagina zero	2	5
ASL A	00001010	0A	${ m Accumulatore}$	1	2
ASL addr16	00001110	0E	$\operatorname{Assoluto}$	3	6
ASL addr8,X	00010110	16	Indicizzato pagina zero, X	2	6
ASL addr16,X	00011110	1E	Assoluto indicizzato X	3	7

#### 4.3.4 BCC

Branch if Carry Clear: effettua un salto relativo (massimo +127 o -128 locazioni dall'attuale Program Counter PC) se il flag di Carry è nullo, C=0. Da utilizzare dopo un test o altra operazione che alteri il flag di riporto. Impiega due cicli se il salto non viene intrapreso, tre in caso contrario (che salgono a quattro se la destinazione si trova in una pagina di memoria diversa rispetto al valore attuale di PC). Codifica binaria: 10010000. Flags modificati: nessuno.

Linea sorgente	Opcode		Indirizzamento	Bytes	Cicli
	Binario	Hex	munizzamento	Dytes	
BCC label	10010000	90	Relativo	2	2/4

### 4.3.5 BCS

Branch if Carry Set, complementare all'operazione precedente. Effettua un salto relativo (massimo +127 o -128 locazioni dall'attuale Program Counter PC) se il flag di Carry è alto, C=1. Impiega due cicli se il salto non viene intrapreso, tre in caso contrario (che salgono a quattro se la destinazione si trova in una pagina di memoria diversa rispetto al valore attuale di PC). Codifica binaria: 10110000. Flags modificati: nessuno.

Linea sorgente	Opcode		Indirizzamento	Bytes	Cicli	
	Binario	Hex		Dytes		
BC	S label	10110000	<b>B</b> 0	Relativo	2	2/4

### 4.3.6 BEQ

Branch if EQual (to zero). Effettua un salto relativo (massimo +127 o -128 locazioni dall'attuale Program Counter PC) se il flag di Zero è alto, Z=1, per indicare un risultato nullo della precedente operazione. Come le altre istruzioni di branching, impiega due cicli se il salto non viene intrapreso, tre in caso contrario (che salgono a quattro se la destinazione si trova in una pagina di memoria diversa rispetto al valore attuale di PC). Codifica binaria: 11110000. Flags modificati: nessuno.

Linea sorgente	Opcode		Indirizzamento	Bytes	Cicli
	Binario	Hex		Dytes	Oicii
BEQ label	11110000	F0	Relativo	2	2/4

#### 4.3.7 BIT

Lo mnemonico deriva da **BI**t **T**est. Si tratta di una istruzione con alcuni aspetti anomali, ma in linea generale non dissimile da altre istruzioni di test analoghe presenti nelle ISA di vari processori. Effettua un AND logico dei contenuti dell'Accumulatore con quelli di una locazione di memoria e imposta i flag nel registro P di conseguenza, ma non aggiorna il contenuto dell'Accumulatore col risultato. Si tratta quindi di una vera e propria istruzione di test, che imposta regolarmente il flag di zero se il risultato è nullo e viene normalmente utilizzata prima delle istruzioni di branch (in particolare BNE e BEQ), ma con un effetto collaterale piuttosto inusuale sul registro dei flag: infatti, in questo caso, i bit 7 e 6 della locazione di memoria indicata sono copiati rispettivamente nei flag N e V del registro di stato. Codifica binaria: 0010?100.

Flags modificati:  $\begin{vmatrix} N & V \\ 7 & 6 \end{vmatrix}$ 

N	V	_	B	D	I	Z	C
7	6					*	

A	B	$A \ AND \ B$
0	0	0
0	1	0
1	0	0
1	1	1

Linea sorgente	Opcod	le.	Indirizzamento	Bytes	Cicli	
Linea sorgenie	Binario	Hex		Dytes	Cicii	
BIT addr8	0010 <u>0</u> 100	24	Pagina zero	2	3	
BIT addr16	0010 <u>1</u> 100	2C	Assoluto	3	4	

## 4.3.8 BMI

Branch if MInus. Effettua un salto relativo (massimo +127 o -128 locazioni dall'attuale Program Counter PC) se il flag del segno N è alto, N=1, per indicare un risultato negativo della precedente operazione (semantica valida solo se si manipolano numeri in complemento a due, altrimenti trattasi semplicemente del MSB del registro interessato). Come tutte le altre istruzioni di branching, impiega due cicli se il salto non viene intrapreso, tre in caso contrario (che salgono a quattro se la destinazione si trova in una pagina di memoria diversa rispetto al valore attuale di PC). Codifica binaria: 00110000. Flags modificati: nessuno.

Linea sorgente	Opcode		Indirizzamento	Bytes	Cicli
	Binario	Hex		Dytes	CICII
BMI label	00110000	30	Relativo	2	2/4

## 4.3.9 BNE

Branch if Not Equal (to zero). Complementare a BEQ, effettua un salto relativo (massimo +127 o -128 locazioni dall'attuale Program Counter PC) se il flag di Zero è nullo, Z=0, per indicare un risultato non nullo della precedente operazione. Come ogni altra istruzioni di branching, impiega due cicli se il salto non viene intrapreso, tre in caso contrario (che salgono a quattro se la destinazione si trova in una pagina di memoria diversa rispetto al valore attuale di PC). Codifica binaria: 11010000. Flags modificati: nessuno.

	Linea sorgente	Opcode		Indirizzamento	Bytes	Cicli	
	Linea sorgente	Binario	Hex		Dytes	Cicii	
ſ	BNE label	11010000	D0	Relativo	2	2/4	

#### 4.3.10BPL

Branch if PLus. Complementare a BMI, effettua un salto relativo (massimo +127 o -128 locazioni dall'attuale Program Counter PC) se il flag del segno N è nullo, N=0, per indicare un risultato non negativo della precedente operazione (semantica valida solo se si manipolano numeri in complemento a due: altrimenti trattasi semplicemente del MSB del registro interessato). Come tutte le altre istruzioni di branching, impiega due cicli se il salto non viene intrapreso, tre in caso contrario (che salgono a quattro se la destinazione si trova in una pagina di memoria diversa rispetto al valore attuale di PC). Codifica binaria: 00010000. Flags modificati: nessuno.

Linea sorgente	Opcode		Indirizzamento	Rytes	Cicli	
Linea sorgente	Binario	Hex		Dytes	Cicii	
BPL label	00010000	10	Relativo	2	2/4	

#### 4.3.11BRK

BReaK invoca un interrupt software o trap interrupt. La sequenza delle azioni svolte si può semplificare come segue:

- 1. Il registro Program Counter è incrementato di due;
- 2. Il flag Break è posto a 1;
- 3. Il Program Counter e il registro di stato P sono salvati sullo stack (PUSH) nel seguente ordine:

Cima dello stack	Nibble alto PC
-1	Nibble basso PC
-2	Registro di stato P
$SP \rightarrow$	

- 4. Il flag di Interrupt è posto a 1 per disabilitare gli interrupt esterni;
- 5. L'indirizzo contenuto nelle locazioni del vettore di BREAK (FFFEh e FFFFh) viene caricato nel Program Counter:
- 6. Il flusso di esecuzione continua da tale locazione, la prima dell'interrupt software/trap interrupt.

Tale istruzione è estremamente flessibile e consente l'uso di breakpoint a scopo di debugging, oppure il trasferimento del controllo ad un monitor o DOS wegde. Codifica binaria: 000000008.

	N	V	_	B	D	$\mid I \mid$	Z	C
•				1		1		

Linea sorgente	Opcode		Indirizzamento	Bytes	Cicli	
Linea sorgenic	Binario	$_{ m Hex}$		Dytes		
BRK	00000000	0	Implicito	1	7	

<sup>&</sup>lt;sup>8</sup>La scelta dell'opcode nullo è stata a suo tempo dettata da ragioni tecnologiche: tale codice è l'unico che può essere sicuramente riprogrammato nelle celle di una memoria PROM (di sola scrittura, non cancellabili), le quali constavano di una serie di veri e propri fusibili che venivano interrotti durante la programmazione, in modo tale che la PROM vergine riportava valori FFh in ciascuna cella (analogamente alle EPROM, che tuttavia sono cancellabili e riscrivibili per un numero molto elevato di cicli). In questo modo era possibile anche a posteriori, sul campo, modificare un firmware inserendo uno zero al posto di un opcode (punto di iniezione) per poi completare la routine altrove, revettorizzandola sul BREAK interrupt. Questa è solo una delle innumerevoli forme di flessibilità operativa consentite da tale istruzione.

## 4.3.12 BVC

Branch if oVerflow Clear. Effettua un salto relativo (massimo +127 o -128 locazioni dall'attuale Program Counter PC) se il flag di overflow V è basso, V=0, per indicare l'assenza di overflow dalla precedente operazione aritmetica. Come tutte le altre istruzioni di branching, impiega due cicli se il salto non viene intrapreso, tre in caso contrario (che salgono a quattro se la destinazione si trova in una pagina di memoria diversa rispetto al valore attuale di PC). Codifica binaria: 01010000. Flags modificati: nessuno.

Linea sorgente	Opcod	.e	Indirizzamento	Bytes	Cicli	
Linea sorgenic	Binario	Hex		Dytes		
BVC label	01010000	50	Relativo	2	2/4	

#### 4.3.13 BVS

Branch if o Verflow Set. Effettua un salto relativo (massimo +127 o -128 locazioni dall'attuale Program Counter PC) se il flag di overflow V è alto, V=1, per indicare un overflow della precedente operazione. Come tutte le altre istruzioni di branching, impiega due cicli se il salto non viene intrapreso, tre in caso contrario (che salgono a quattro se la destinazione si trova in una pagina di memoria diversa rispetto al valore attuale di PC). Codifica binaria: 01110000. Flags modificati: nessuno.

Linea sorgente	Opcode		Indirizzamento	Bytes	Cicli	
Linea sorgente	Binario	Hex	munizzamento	Dytes	Offi	
BVS label	01110000	70	Relativo	2	2/4	

#### 4.3.14 CLC

CLear Carry. Azzera il flag di riporto, C=0. Codifica binaria: 00011000.

Flags modificati:

N	V	_	B	D	I	Z	C
							0

Lines sergente	Opcode		Indirizzamento	Bytes	Cicli	
Linea sorgente	Binario	Hex	munizzamento	Dytes	Offi	
CLC	00011000	18	Implicito	1	2	

#### 4.3.15 CLD

CLear Decimal. Azzera il flag del modo decimale (BCD), D=0. Codifica binaria: 11011000.

Flags modificati:

	N	V	_	B	D	I	Z	C
Ī					0			

Linea sorgente	Opcode		Indirizzamento	Bytes	Cicli	
Linea sorgente	Binario	Hex		Dytes	Cicii	
CLD	11011000	D8	Implicito	1	2	

## 4.3.16 CLI

CLear Interrupt. Azzera il flag di interrupt, I=0. Codifica binaria: 01011000.

N	V	_	B	D	I	Z	C
					0		

Linea sorgente	Opcod	le	Indirizzamento	Bytes	Cicli
	Binario	Hex	munizzamento	Dytes	Cicii
CLI	01011000	58	Implicito	1	2

## 4.3.17 CLV

CLear oVerflow. Azzera il flag di overflow, V=0. Codifica binaria: 10111000.

Flags modificati:

N	V	_	B	D	I	Z	C
	0						

Linea sorgente	Opcod	le	Indirizzamento	Bytes	Cicli	
Linea sorgente	Binario	Hex		Dytes	Cicii	
CLV	10111000	В8	Implicito	1	2	

### 4.3.18 CMP

Tipica istruzione di confronto senza memorizzazione del risultato, CoMP are esegue una sottrazione implicita tra il contenuto dell'Accumulatore e una locazione di memoria, senza però salvare il risultato e modificando solamente i flag del registro di stato P, come preparazione per una istruzione di salto condizionato (branch). Supporta un totale di 8 modalità di indirizzamento. Codifica binaria: 110aaa01.

Flags modificati:

N	V	_	B	D	I	Z	C
*						*	*

Linea sorgente	Opcod	.e	Indirizzamento	Bytes	Cicli
Linea sorgente	Binario	Hex	munizzamento	Dytes	Cicii
CMP (addr8,X)	11000001	C1	Pre-indicizzato indiretto	2	6
CMP addr8	11000101	C5	Pagina zero	2	3
CMP #byte	11001001	С9	Immediato	2	2
CMP addr16	11001101	$^{\mathrm{CD}}$	${ m Assoluto}$	3	4
CMP (addr8),Y	11010001	D1	Post-indicizzato indiretto	2	5/6
CMP addr8,X	11010101	D5	Indicizzato pagina zero, X	2	4
CMP addr16,Y	11011001	D9	Assoluto indicizzato Y	3	4/5
CMP addr16,X	11011101	DD	Assoluto indicizzato X	3	4/5

## 4.3.19 CPX

Analoga a CMP, l'istruzione  $\mathbf{ComPare} \ \mathbf{X}$  esegue una sottrazione implicita tra il contenuto del registro  $\mathbf{X}$  e una locazione di memoria, modificando solamente i flag del registro di stato  $\mathbf{P}$ , come preparazione per una istruzione di salto condizionato (branch). Supporta un totale di  $\mathbf{3}$  modalità di indirizzamento. Codifica binaria: 1110dd00.

N	V	_	B	D	I	Z	C
*						*	*

Lines sergente	Opcode	е	Indirizzamento	Bytes	Cicli	
Linea sorgente	Binario	Hex	munizzamento	Dytes	Cicii	
CPX #byte	11100000 E0		Immediato	2	2	
CPX addr8	11100100	E4	Pagina zero	2	3	
CPX addr16	$11101100^9$	EC	Assoluto	3	4	

<sup>&</sup>lt;sup>9</sup>Si noti che la codifica dd=10 non viene qui utilizzata ed è impiegata per un diverso opcode.

#### 4.3.20 CPY

Analoga a CPX, l'istruzione  $ComPare\ Y$  esegue una sottrazione implicita tra il contenuto del registro Y e una locazione di memoria, modificando solamente i flag del registro di stato P, come preparazione per una istruzione di salto condizionato (branch). Supporta un totale di 3 modalità di indirizzamento. Codifica binaria: 1100dd00.

Flags modificati:

N	V	_	B	D	I	Z	C
*						*	*

Linea sorgente	Opcode	)	Indirizzamento	Bytes	Cicli
Linea sorgenie	Binario	Hex		rizzamento bytes	
CPY #byte	11000000	C0	Immediato	2	2
CPY addr8	11000100	C4	Pagina zero	2	3
CPY addr16	$11001100^{10}$	CC	Assoluto	3	4

## 4.3.21 DEC

Lo mnemonico corrisponde a **DEC**rement. Diminuisce di una unità il contenuto di una locazione di memoria: se al momento dell'esecuzione la locazione contiene uno zero, si ha un wraparound e il contenuto passa a FFh, impostando opportunamente i flag nel registro di stato P. Curiosamente, non può operare sull'Accumulatore, né esiste una diversa istruzione dedicata per farlo. Questa istruzione supporta infatti solo 4 modalità di indirizzamento: due assolute e due indicizzate. Codifica binaria: 110bb110.

Flags modificati:

N	V	_	B	D	I	Z	C
*						*	

Linea sorgente	Opcode		Indirizzamento	Bytes	Cicli	
Linea sorgente	Binario	Hex	munizzamento	Dytes	Cicii	
DEC addr8	11000110	C6	Pagina zero	2	5	
DEC addr16	11001110	CE	$\operatorname{Assoluto}$	3	6	
DEC addr8,X	11010110	D6	Indicizzato pagina zero, X	2	6	
DEC addr16,X	11011110	DE	Assoluto indicizzato X	3	7	

## 4.3.22 DEX

 $\mathbf{DE}$ crement  $\mathbf{X}$ . Decrementa di una unità il contenuto del registro  $\mathbf{X}$ , con wraparound a FFh in caso di contenuto nullo al momento dell'esecuzione. Codifica binaria: 11001010.

Flags modificati:

N	V	_	B	D	I	Z	C
*						*	

Linea sorgente	Opcod	le .	Indirizzamento	Bytes	Cicli
	Binario	Hex			
DEX	11001010	CA	Implicito	1	2

#### 4.3.23 DEY

**DE**crement **Y**. Decrementa di una unità il contenuto del registro Y, con wraparound a FFh in caso di contenuto nullo al momento dell'esecuzione. Codifica binaria: 10001000.

N	V	_	B	D	I	Z	C
*						*	

Linea sorgente	Opcod	le	Indirizzamento	Bytes	Cicli
	Binario	Hex			
DEY	10001000	88	Implicito	1	2

<sup>&</sup>lt;sup>10</sup>Analogamente a CPX, si noti che anche qui la codifica dd=10 non viene utilizzata ed è impiegata per un diverso opcode.

## 4.3.24 EOR

Exclusive **OR** esegue uno XOR logico bitwise tra il contenuto dell'Accumulatore e una locazione di memoria: il risultato viene salvato nell'Accumulatore.  $A \leftarrow A \oplus M$ . Supporta un totale di 8 modalità di indirizzamento. Codifica binaria: 010aaa01.

Flags modificati:

N	V	_	B	D	I	Z	C
*						*	

A	B	A XOR B
0	0	0
0	1	1
1	0	1
1	1	0

Lines correcte	Opcod	.e	Indirizzamento	Bytes	Cicli
Linea sorgente	Binario	Hex	munizzamento	Dytes	Cicii
EOR (addr8,X)	01000001	41	Pre-indicizzato indiretto	2	6
EOR addr8	01000101	45	Pagina zero	2	3
EOR #byte	01001001	49	Immediato	2	2
EOR addr16	01001101	4D	Assoluto	3	4
EOR (addr8),Y	01010001	51	Post-indicizzato indiretto	2	5/6
EOR addr8,X	01010101	55	Indicizzato pagina zero, X	2	4
EOR addr16,Y	01011001	59	Assoluto indicizzato Y	3	4/5
EOR addr16,X	01011101	5D	Assoluto indicizzato X	3	4/5

## 4.3.25 INC

Lo mnemonico corrisponde a **INC**rement. Aumenta di una unità il contenuto di una locazione di memoria: se al momento dell'esecuzione la locazione contiene il valore limite FFh, si ha un wraparound e il contenuto passa a 0, impostando opportunamente i flag nel registro di stato P. Curiosamente, non può operare sull'Accumulatore, né esiste una diversa istruzione dedicata per farlo. Questa istruzione supporta infatti solo 4 modalità di indirizzamento: due assolute e due indicizzate. Codifica binaria: 111bb110.

Flags modificati:

N	V	_	B	D	I	Z	C
*						*	

Linea sorgente	Opcode		Indirizzamento	Bytes	Cicli
Linea sorgente	ea sorgente Binario		Indirizzamento	Dytes	Cicii
INC addr8	11100110	E6	Pagina zero	2	5
INC addr16	11101110	EE	Assoluto	3	6
INC addr8,X	11110110	F6	Indicizzato pagina zero, X	2	6
INC addr16,X	11111110	FE	Assoluto indicizzato X	3	7

#### 4.3.26 INX

INcrement X. Incrementa di una unità il contenuto del registro X, con wraparound a 0 in caso di contenuto pari a FFh al momento dell'esecuzione. Codifica binaria: 11101000.

N	V	_	B	D	I	Z	C
*						*	

Linea sorgente	Opcod	.e	Indirizzamento	Bytes	Cicli
Linea sorgenie	Binario	Hex		Dytes	
INX	11101000	E8	Implicito	1	2

## 4.3.27 INY

INcrement Y. Incrementa di una unità il contenuto del registro Y, con wraparound a 0 in caso di contenuto pari a FFh al momento dell'esecuzione. Codifica binaria: 11001000.

Flags modificati:

N	V	_	B	D	I	Z	C
*						*	

Linea sorgente	Opcod	le	Indirizzamento	Bytos	Cicli
Linea sorgenie	Binario	Hex		Dytes	
INY	11001000	C8	Implicito	1	2

## 4.3.28 JMP

Esegue un salto incondizionato  $(\mathbf{JuMP})$  che altera il flusso di esecuzione. Può operare con un indirizzo assoluto o con un puntatore (16 bit) ad un indirizzo. Codifica binaria: 01?01100. Flags modificati: nessuno.

Linea sorgente	Opcode		Indirizzamento	Bytes	Cicli
Linea sorgenie	Binario	Hex		Dytes	Cicii
JMP addr16	01001100	4C	${\it Assoluto}$	3	3
JMP (addr16)	01101100	6C	Indiretto	3	5

## 4.3.29 JSR

Richiama una subroutine (Jump to SubRoutine) ad un dato indirizzo assoluto. Salva sullo stack il valore corrente di Program Counter, aumentato di due unità per puntare all'istruzione successiva. In questo modo, al termine della subroutine, l'istruzione RTS riporterà il flusso di esecuzione al punto in cui è stato interrotto. Codifica binaria: 00100000. Flags modificati: nessuno.

Linea sorgente	Opcod	le	Indirizzamento	Bytes	Cicli	
Linea sorgenie	Binario	Hex		Dytes	Oich	
JSR addr16	00100000	20	Assoluto	3	6	

## 4.3.30 LDA

LoaD Accumulator carica un valore (byte) in Accumulatore da una locazione di memoria:  $A \leftarrow M$ . Supporta un totale di 8 modalità di indirizzamento. Codifica binaria: 101aaa01.

N	V	_	B	D	I	Z	C
*						*	

Linea sorgente	Opcod	.e	Indirizzamento	Bytes	Cicli
Linea sorgenie	Binario	Hex	munizzamento	Буссь	
LDA (addr8,X)	10100001	A1	Pre-indicizzato indiretto	2	6
LDA addr8	10100101	A5	Pagina zero	2	3
LDA #byte	10101001	A9	Immediato	2	2
LDA addr16	10101101	AD	Assoluto	3	4
LDA (addr8),Y	10110001	B1	Post-indicizzato indiretto	2	5/6
LDA addr8,X	10110101	B5	Indicizzato pagina zero, X	2	4
LDA addr16,Y	10111001	В9	Assoluto indicizzato Y	3	4/5
LDA addr16,X	10111101	BD	Assoluto indicizzato X	3	4/5

## 4.3.31 LDX

Loa**D** X carica un valore (byte) nel registro X da una locazione di memoria. Supporta un totale di 5 modalità di indirizzamento: si noti come le modalità indicizzate fanno necessariamente uso del registro Y. Codifica binaria: 101eee10.

Linea sorgente	Opcode		Indirizzamento	Bytes	Cicli	
Linea sorgente	Binario	Hex	munizzamento	Dytes	CICII	
LDX #byte	10100010	A2	$\operatorname{Immediato}$	2	2	
LDX addr8	10100110	A6	Pagina zero	2	3	
LDX addr16	10101110	AE	${ m Assoluto}$	3	4	
LDX addr8,Y	10110110	В6	Indicizzato pagina zero, Y	2	4	
LDX addr16,Y	10111110	BE	Assoluto indicizzato Y	3	4/5	

#### 4.3.32 LDY

LoaD Y carica un valore (byte) nel registro Y da una locazione di memoria. Supporta un totale di 5 modalità di indirizzamento: si noti come le modalità indicizzate fanno necessariamente uso del registro X. Codifica binaria: 101eee00.

Flags modificati:

N	V	_	B	D	I	Z	C
*						*	

Linea sorgente	Opcod	.e	Indirizzamento	Bytes	Cicli	
Linea sorgente	Binario	Hex	Indirizzamento	руссы	CICII	
LDY #byte	10100000	A0	Immediato	2	2	
LDY addr8	10100100	A4	Pagina zero	2	3	
LDY addr16	10101100	AC	Assoluto	3	4	
LDY addr8,X	10110100	B4	Indicizzato pagina zero, X	2	4	
LDY addr16,X	10111100	BC	Assoluto indicizzato X	3	4/5	

## 4.3.33 LSR

Logical Shift to Right. Effettua uno scorrimento a destra dell'Accumulatore o di una locazione di memoria di una posizione, il che equivale ad una divisione per due in caso di valori non segnati. Si veda in figura (4.3.2) e la parte introduttiva del corso (3.3.1). Nel bit 7 (MSB) viene inserito un valore nullo, mentre il LSB viene spostato nel flag di Carry. Si noti che que-




Figura 4.3.2: Effetto dell'istruzione LSR.

sta istruzione azzera **sempre** il flag di segno N. L'istruzione supporta 5 modalità di indirizzamento. Codifica binaria: 010ccc10.

N	V	_	B	D	I	Z	C
0						*	*

Linea sorgente	Opcod	.e	Indirizzamento	Bytes	Cicli	
Linea sorgente	Binario	Hex	munizzamento	руссы	Olch	
LSR addr8	01000110	46	Pagina zero	2	5	
LSR A	01001010	4A	f Accumulatore	1	2	
LSR addr16	01001110	4E	$\operatorname{Assoluto}$	3	6	
LSR addr8,X	01010110	56	Indicizzato pagina zero, X	2	6	
LSR addr16,X	01011110 5E		${ m Assoluto~indicizzato~X}$	3	7	

## 4.3.34 NOP

No **OP**eration. Non altera lo stato del processore, eccetto per l'incremento di una unità del registro interno PC Program Counter. La sua esecuzione richiede comunque due cicli di clock, quindi 2 µs con un tipico quarzo da 1,000000 MHz. Codifica binaria: 11101010. Flags modificati: nessuno.

Linea sorgente	Opcod	le	Indirizzamento	Bytes	Cicli	
	Binario	Hex	manizzamento	Dytes	Offi	
NOP	11101010	EA	Implicito	1	2	

## 4.3.35 ORA

OR Accumulator esegue un OR logico bitwise tra il contenuto dell'Accumulatore e una locazione di memoria: il risultato viene salvato nell'Accumulatore.  $A \leftarrow A \lor M$ . Supporta un totale di 8 modalità di indirizzamento. Codifica binaria: 000aaa01.

Flags modificati:

N	V	_	B	D	I	Z	C
*						*	

A	В	A OR B
0	0	0
0	1	1
1	0	1
1	1	1

Linea sorgente	Opcod	.e	Indirizzamento	Bytes	Cicli
Linea sorgenie	Binario	Hex	munizzamento	Буссь	Olch
ORA (addr8,X)	00000001	01	Pre-indicizzato indiretto	2	6
ORA addr8	00000101	05	Pagina zero	2	3
ORA #byte	00001001	09	Immediato	2	2
ORA addr16	00001101	0D	Assoluto	3	4
ORA (addr8),Y	00010001	11	Post-indicizzato indiretto	2	5/6
ORA addr8,X	00010101	15	Indicizzato pagina zero, X	2	4
ORA addr16,Y	00011001	19	Assoluto indicizzato Y	3	4/5
ORA addr16,X	00011101	1D	Assoluto indicizzato X	3	4/5

## 4.3.36 PHA

PusH Accumulator. Salva l'Accumulatore sullo stack, decrementando poi di una unità il registro S, Stack Pointer. Codifica binaria: 01001000. Flags modificati: nessuno.

Linea sorgente	Opcod	.e	Indirizzamento	Bytes	Cicli	
	Binario	Hex		Dytes		
PHA	01001000	48	$\operatorname{Implicito}$	1	3	

## 4.3.37 PHP

PusH Processor Status Register. Salva il registro di stato P sullo stack, decrementando poi di una unità il registro S, Stack Pointer. Normalmente utilizzata per salvare lo stato dei flag prima di richiamare una subroutine (codice utente o firmware di sistema), il suo utilizzo è implicito in tutti i meccanismi di chiamata a interrupt, sia in risposta ai segnali esterni  $\overline{IRQ}$  e  $\overline{NMI}$  che in caso di interrupt software ossia trap interrupt invocato tramite l'istruzione BRK: in ambedue i casi, il registro di stato viene salvato e ripristinato automaticamente. Codifica binaria: 00001000. Flags modificati: nessuno.

Linea sorgente	Opcod	le	Indirizzamento	Bytes	Cicli	
	Binario	Hex		Dytes		
PHP	00001000	08	Implicito	1	3	

## 4.3.38 PLA

PulL Accumulator. Ripristina (pop) il contenuto dell'Accumulatore dalla cima dello stack, dopo avere incrementato di una unità il contenuto del registro S Stack Pointer. Si noti che, analogamente al normale caricamento di un valore in Accumulatore, anche qui i flags di segno N e zero Z vengono modificati secondo i contenuti finali del MSB e dell'intero registro A rispettivamente. Codifica binaria: 01101000.

Flags modificati:

N	V	_	B	D	I	Z	C
*						*	

Linea sorgente	Opcode		Indirizzamento	Bytes	Cicli	
	Binario	Hex		Dytes		
PLA	01101000	68	Implicito	1	4	

## 4.3.39 PLP

PulL Processor Status Register. Ripristina (pop) il contenuto del registro P dalla cima dello stack, dopo avere incrementato di una unità il contenuto del registro S Stack Pointer. Codifica binaria: 00101000.

Flags modificati:

N	V	_	B	D	I	Z	C
*	*		*	*	*	*	*

Linea sorgente	Opcod	le .	Indirizzamento	Bytes	Cicli	
	Binario	Hex		Dytes		
PLP	00101000	28	Implicito	1	4	

### 4.3.40 ROL

ROtate Left. Effettua una rotazione a sinistra dell'Accumulatore o di una locazione di memoria di una posizione, attraverso il Carry. Si veda in figura (4.3.3) e la parte introduttiva del corso (3.3.1). Nel bit 0 (LSB) viene inserito il valore attuale del Carry, mentre il MSB (bit 7) viene poi a sua volta spostato nel flag di Carry. L'istruzione supporta 5 modalità di indirizzamento. Codifica binaria: 001ccc10.




Figura 4.3.3: Effetto dell'istruzione ROL.

Flags modificati:

N	V	_	B	D	I	Z	C	
*						*	*	

Linea sorgente	Opcod	.e	Indirizzamento	Bytes	Cicli
Linea sorgenic	Binario	Hex	manizzamento	Буссы	Cicii
ROL addr8	00100110	26	Pagina zero	2	5
ROL A	00101010	2A	f Accumulatore	1	2
ROL addr16	00101110	2E	$\operatorname{Assoluto}$	3	6
ROL addr8,X	00110110	36	Indicizzato pagina zero, X	2	6
ROL addr16,X	00111110	3E	Assoluto indicizzato X	3	7

#### 4.3.41 ROR

ROtate Right. Effettua una rotazione a destra dell'Accumulatore o di una locazione di memoria di una posizione, attraverso il Carry. Si veda in figura (4.3.4) e la parte introduttiva del corso (3.3.1). Nel bit 7 (MSB) viene inserito il valore attuale del Carry, mentre il LSB (bit 0) viene poi a sua volta spostato nel flag di Carry. L'istruzione supporta 5 modalità di indirizzamento. Codifica binaria: 011ccc10.




Figura 4.3.4: Effetto dell'istruzione ROR.

Flags modificati:

N	V	_	B	D	I	Z	C
*						*	*

Linea sorgente	Opcod	.e	Opcode Indirizzamento		Cicli
Linea sorgente	Binario	Hex	munizzamento	Bytes	Olch
ROR addr8	01100110	66	Pagina zero	2	5
ROR A	01101010	6A	Accumulatore	1	2
ROR addr16	01101110	6E	${ m Assoluto}$	3	6
ROR addr8,X	01110110	76	Indicizzato pagina zero, X	2	6
ROR addr16,X	01111110	7E	Assoluto indicizzato X	3	7

## 4.3.42 RTI

ReTurn from Interrupt. Torna al flusso principale di esecuzione dopo un interrupt. Ripristina il registro di stato P e il registro PC Program Counter dalla cima dello stack. Codifica binaria: 01000000.

Flags modificati:

N	V	_	B	D	I	Z	C
*	*		*	*	*	*	*

Lines sergente	Opcod	le	Indirizzamento	Bytes	Cicli
Linea sorgente	Binario	Hex			
RTI	01000000	40	Implicito	1	6

#### 4.3.43 RTS

ReTurn from Subroutine. Torna al flusso principale di esecuzione dopo una chiamata a subroutine, avviata con l'istruzione JSR. Ripristina il registro PC Program Counter dalla cima dello stack. Codifica binaria: 01100000. Flags modificati: nessuno.

Linea sorgente	Opcod	le .	Indirizzamento	Bytes	Cicli
Linea sorgenie	Binario	Hex	munizzamento	Dytes	CICII
RTS	01100000	60	Implicito	1	6

## 4.3.44 SBC

Lo mnemonico deriva da SuBtract with Carry. Implementa la sottrazione con prestito, usando opportunamente il bit di Carry. Sottrae dall'Accumulatore il contenuto di una locazione di memoria e il complemento del Carry, ponendo il risultato in Accumulatore.  $A \leftarrow A - M - \overline{C}$ . Supporta 8 modalità di indirizzamento. Codifica binaria: 111aaa01.

Flage	modificati:	1
Trags	mounicati.	

N	V	_	B	D	I	Z	C
*	*					*	*

Linea sorgente	Opcod	.e	Indirizzamento	Bytes	Cicli
Linea sorgente	Binario	Hex	munizzamento	Dytes	Cicii
SBC (addr8,X)	11100001	E1	Pre-indicizzato indiretto	2	6
SBC addr8	11100101	E5	Pagina zero	2	3
SBC #byte	11101001	E9	Immediato	2	2
SBC addr16	11101101	ED	${ m Assoluto}$	3	4
SBC (addr8),Y	11110001	F1	Post-indicizzato indiretto	2	5/6
SBC addr8,X	11110101	F5	Indicizzato pagina zero, X	2	4
SBC addr16,Y	11111001	F9	Assoluto indicizzato Y	3	4/5
SBC addr16,X	11111101	FD	Assoluto indicizzato X	3	4/5

## 4.3.45 SEC

 ${\bf SE}{\bf t}$  Carry. Imposta il flag di riporto, C=1. Codifica binaria: 00111000.

Flags modificati:

N	V	_	B	D	I	Z	C
							1

Linea sorgente	Opcode		Indirizzamento	Bytes	Cicli
Linea sorgente	Binario	Hex		Dytes	Olcii
SEC	00111000	38	Implicito	1	2

## 4.3.46 SED

SEt Decimal. Imposta il flag del modo decimale (BCD), D=1. Codifica binaria: 11111000.

Flags modificati:

N	V	_	B	D	I	Z	C
				1			

Linea sorgente	Opcode		Indirizzamento	Bytes	Cicli
	Binario	Hex		Dytes	
SED	11111000	F8	$\operatorname{Implicito}$	1	2

## 4.3.47 SEI

SEt Interrupt. Imposta il flag di interrupt, I=1. Codifica binaria: 01111000.

N	V	_	B	D	I	Z	C
					1		

Linea sorgente	Opcode		Indirizzamento	Bytes	Cicli
	Binario	Hex		Dytes	
SEI	01111000	78	Implicito	1	2

#### 4.3.48 STA

STore Accumulator copia il contenuto dell'Accumulatore in una locazione di memoria. Si noti che, come nella maggioranza delle CPU a 8 bit, questa istruzione non modifica lo stato dei flag. Pur appartenendo al gruppo di istruzioni con bitfield di indirizzamento aaa, supporta solo 7 modalità di indirizzamento, perché (per ovvi motivi) la destinazione non può essere un operando immediato. Codifica binaria: 100aaa01. Flags modificati: nessuno.

Linea sorgente	Opcod	.e	Indirizzamento	Bytes	Cicli
Linea sorgenie	Binario	Hex	munizzamento	Буссь	
STA (addr8,X)	10000001	81	Pre-indicizzato indiretto	2	6
STA addr8	10000101	85	Pagina zero	2	3
	10001001	89	Non utilizzato		
STA addr16	10001101	8D	${ m Assoluto}$	3	4
STA (addr8),Y	10010001	91	Post-indicizzato indiretto	2	6
STA addr8,X	10010101	95	Indicizzato pagina zero, X	2	4
STA addr16,Y	10011001	99	Assoluto indicizzato Y	3	5
STA addr16,X	10011101	9D	Assoluto indicizzato X	3	4/5

## 4.3.49 STX

Lo mnemonico corrisponde a  $\mathbf{ST}$ ore  $\mathbf{X}$ . Salva il contenuto del registro  $\mathbf{X}$  in una locazione di memoria. Si noti che, tra le modalità di indirizzamento supportate, mancano (per ragioni piuttosto ovvie) quelle indicizzate con  $\mathbf{X}$ . Codifica binaria: 100bb110. Flags modificati: nessuno.

Linea sorgente	Opcode		Indirizzamento	Bytes	Cicli
Linea sorgente	Binario	Hex	munizzamento	Dytes	Cicii
STX addr8	10000110	86	Pagina zero	2	3
STX addr16	10001110	8E	${ m Assoluto}$	3	4
STX addr8,Y	10010110	96	Indicizzato pagina zero, Y	2	4
	10011110	9E	Non utilizzato		

## 4.3.50 STY

Lo mnemonico corrisponde a  $\mathbf{ST}$ ore  $\mathbf{Y}$ . Salva il contenuto del registro  $\mathbf{Y}$  in una locazione di memoria. Si noti che, tra le modalità di indirizzamento supportate, mancano (per ragioni piuttosto ovvie) quelle indicizzate con  $\mathbf{Y}$ . Codifica binaria: 100bb100. Flags modificati: nessuno.

Linea sergente	Opcode		Indirizzamento	Bytes	Cicli
Linea sorgente	Binario	Hex	munizzamento	Dytes	
DEC addr8	10000100	84	Pagina zero	2	3
DEC addr16	10001100	8C	${ m Assoluto}$	3	4
DEC addr8,X	10010100	94	Indicizzato pagina zero, X	2	4
	10011100	9C	Non utilizzato		

## 4.3.51 TAX

Transfer Accumulator to X. Copia nel registro X il contenuto dell'Accumulatore. I flags di segno N e zero Z vengono modificati secondo i contenuti di A. Codifica binaria: 10101010.

N	V	_	B	D	I	Z	C
*						*	

Linea sorgente	Opcode		Indirizzamento	Rytes	Cicli
	Binario	Hex	munizzamento	Dytes	Olch
TAX	10101010	AA	Implicito	1	2

## 4.3.52 TAY

Transfer Accumulator to Y. Copia nel registro Y il contenuto dell'Accumulatore. I flags di segno N e zero Z vengono modificati secondo i contenuti di A. Codifica binaria: 10101000.

Flags modificati:

N	V	_	B	D	I	Z	C
*						*	

	Linea sorgente	Opcode		Indirizzamento	Rytes	Cicli
		Binario	Hex		Dytes	Cicii
	TAY	10101000	A8	$\operatorname{Implicito}$	1	2

## 4.3.53 TSX

Transfer Stack Pointer to X. Copia il contenuto dello Stack Pointer nel registro X. Si noti che questa è *l'unica istruzione* che consente l'accesso diretto al puntatore dello stack: per portarlo in Accumulatore o copiarlo in una locazione arbitraria di memoria occorre una seconda istruzione, ad esempio TXA o STX. Codifica binaria: 10111010.

Flags modificati:

N	V	_	B	D	Ι	Z	C
*						*	

Linea sorgente	Opcod	le	Indirizzamento	Bytes	Cicli
	Binario	Hex	munizzamento		
TSX	10111010	BA	$\operatorname{Implicito}$	1	2

## 4.3.54 TXA

Transfer X to Accumulator. Copia nell'Accumulatore il contenuto del registro X. I flags di segno N e zero Z vengono modificati secondo i contenuti di A. Codifica binaria: 10001010.

Flags modificati:

N	V	_	B	D	I	Z	C
*						*	

Linea sorgente	Opcod	le	Indirizzamento	Bytos	Cicli	
Linea sorgente	Binario	Hex		Dytes		
TXA	10001010	8A	$\operatorname{Implicito}$	1	2	

#### 4.3.55 TXS

Transfer X to Stack Pointer. Copia il contenuto del registro X nello Stack Pointer S. Si noti che questa è *l'unica istruzione* che consente l'impostazione diretto del puntatore dello stack. Codifica binaria: 10011010.

N	V	_	B	D	I	Z	C
*						*	

Linea sorgente	Opcode		Indirizzamento	Rytes	Cicli	
Linea sorgente	Binario	Hex		Dytes	Oicii	
TXS	10011010	9A	Implicito	1	2	

## 4.3.56 TYA

Transfer Y to Accumulator. Copia nell'Accumulatore il contenuto del registro Y. I flags di segno N e zero Z vengono modificati secondo i contenuti di A. Codifica binaria: 10011000.

1	Linea sorgente	Opcod	le	Indirizzamento	Bytes	Cicli	
	Linea sorgenie	Binario	Hex		Dytes		
	TYA	10011000	98	$\operatorname{Implicito}$	1	2	

## 4.4 Sinottico dei tempi di esecuzione.

Si propone, per la massima comodità del lettore, una tabella completa che riassume i tempi di esecuzione per tutti gli opcode documentati. Sarà così estremamente semplice ricercare le istruzioni che garantiscono le migliori prestazioni: sono quelle i cui tempi sono riportati nelle prime tre colonne a sinistra della tabella, corrispondenti alle tre modalità di indirizzamento più vantaggiose in assoluto, eccetto ovviamente per le istruzioni dei gruppi BI (Branch Instructions), UJR (Unconditional Jump and Returns) e SOI (Stack Operation Instructions).

In appendice, come ultima pagina del presente PDF, è riportata la stampa in formato A3 della ISA in formato esteso, con codifica, tempi di esecuzione e lunghezza dell'istruzione.

	Implicito	Immediato	Pag. zero	Pag. zero, X	Assoluto	Assoluto, X	Assoluto, Y	စ (zero, X)	(zero),Y	Relativo	Indiretto
ADC		2	3	4	4	4*	4*		5*		
AND		2	3	4	4	4*	4*	6	5*		
ASL	2		5	6	6	7					
BCC										2**	
BCS										2**	
BEQ										2**	
BIT			3		4						
BMI										2**	
BNE										2**	
BPL										2**	
BRK	7										
BVC										2**	
BVS										2**	
CLC	2										
CLD	2										
CLI	2										
CLV	2										
CMP		2	3	4	4	4*	4*	6	5*		
CPX		2	3		4						
CPY		2	3		4						
DEC			5	6	6	7					
DEX	2										
DEY	2										
EOR		2	3	4	4	4*	4*	6	5*		
INC			5	6	6	7					

								1			
	5 Implicito	Immediato	Pag. zero	Pag. zero, X	Assoluto	Assoluto, X	Assoluto, Y	(zero, X)	(zero),Y	Relativo	Indiretto
INX	2										
INY	2										
JMP					3						5
JSR					6						
LDA		2	3	4	4	4*	4*	6	5*		
LDX		2	3	4	4		4*				
LDY		2	3	4	4	4*					
LSR	2		5	6	6	7					
NOP	2										
ORA		2	3	4	4	4*	4*	6	5*		
PHA	3										
PHP	3										
PLA	4										
PLP	4										
ROL	2		5	6	6	7					
ROR	2		5	6	6	7					
RTI	6										
RTS	6										
SBC		2	3	4	4	4*	4*	6	5*		
SEC	2										
SED	2										
SEI	2										
STA			3	4	4	4*	4*	6	5*		
STX			3	4	4						
STY			3	4	4						
TAX	2										
TAY	2										
TSX	2										
TXA	2										
TXS	2										
TYA	2										

<sup>\*</sup> Aggiungere 1 ciclo se l'indirizzo destinazione oltrepassa il limite di pagina del Program Counter attuale.
\*\* Aggiungere 1 ciclo se il salto viene eseguito. Aggiungere 2 cicli se il salto viene eseguito verso una locazione in una pagina diversa.

# Capitolo 5

# Esempi di programmazione Assembly.

## 5.1 Strumenti di lavoro.

Per chi volesse procedere nel modo tradizionale, sarà necessario fare uso di una macchina d'epoca o di un emulatore adeguato, dotati di un Assembler e magari di una cartridge con monitor/debugger. Per il 6510, con particolare riguardo al Commodore 64, tra gli oltre sedici ambienti di sviluppo low level commercializzati nell'arco di due decenni i principali tools a cui fare riferimento sono: Abacus 64 Development System, Commodore Assembler, Merlin 64, Mikro 64, Panther 64, Turbo Assembler, Zeus 64. Tali ambienti (eccetto forse il Mikro Assembler) vanno molto oltre le esigenze di un principiante e richiedono l'attento studio dei rispettivi manuali per l'apprendimento della particolare sintassi utilizzata. In alternativa, lasciando a margine i vari storici Assembler 6502 CLI¹ per DOS, la soluzione più semplice sarà fare uso di un ambiente come CBM PRG Studio, che è quello effettivamente utilizzato per la maggior parte degli esempi. L'Autore incoraggia comunque la modalità di sviluppo in cross-development più tradizionale, basata su un editor avanzato per programmatori e su un Assembler command line, come ad esempio 64Tass (da non confondere con l'omonimo ambiente nativo per C64, né tantomeno con il glorioso TASM DOS della Borland) o Win2C64 sviluppato da Aart Bik. Altri fondamentali siti di riferimento per il 65xx sono: 6502.org, CBM8bit.com, Soft6502.

Tutti gli esempi di codice qui forniti sono stati assemblati con CBM Prg Studio e provati con l'emulatore VICE.

## 5.2 Lavorare senza un Assembler.

Esistono sostanzialmente due strade per inserire in memoria e mandare in esecuzione codice macchina senza l'uso di un Assembler: sfruttare un linguaggio di alto livello (es. BASIC, FORTH, Pascal, ...) oppure fare uso di un programma dedicato, un monitor LM, disponibile sia su cartridge che come software autonomo, che come minimo consente l'immissione diretta di valori esadecimali in memoria e quasi sempre offre anche una funzione Assemble per codificare «al volo» singoli opcode seguiti dai relativi operandi.

<sup>1</sup> CLI è acronimo di Command Line Interface: si riferisce in generale al software privo di una interfaccia utente interattiva,
lanciato da linea di comando con eventuali parametri e/o file di configurazione per modificarne il comportamento e comunicare i
dati necessari all'elaborazione

Indirizzo	Istruzione		Etichetta	Mnem.	Operando	Commento	
				START	LDA	<b>#</b> \$17	CONVERTE MAIUSCOLO/MIN.
				STA	\$DØ18	CARICA IL VALORE NEL REGISTRO	
				RTS		RITORNO AL BASIC	

Figura 5.2.1: Listato Assembly per l'esercizio di codifica manuale.

Il presente corso è volutamente svincolato da ogni particolare architettura o macchina, anche se è sempre sotteso il riferimento al più venduto home computer basato su 6510: il Commodore 64. Tuttavia, anche molte schede didattiche² (tra cui gli innumerevoli derivati dei giustamente famosi KIM-1 e SYM-1) e varie schede industriali supportano un interprete per linguaggi di alto livello su EPROM, il che consente l'uso di metodi semplificati per l'incorporazione di brevi routine in linguaggio macchina, codificate manualmente. Quasi tutti i testi citati dedicano almeno qualche sezione (quando non un intero capitolo) a queste tecniche, e si possono facilmente formare pile ideali di riviste di programmazione che raggiungono il quinto o sesto piano di un edificio scegliendo quelle che nelle decadi Ottanta e Novanta dello scorso secolo hanno presentato listati BASIC letteralmente infarciti di statement DATA contenenti appunto routine in codice macchina³.

Presentiamo qui rapidamente un esempio di tale possibilità per Commodore 64 (adattabile senza sforzo a molti altri home computer analoghi), ovviamente basato su una codifica manuale delle istruzioni, senza dilungarci eccessivamente a causa delle innumerevoli limitazioni di tale tecnica, la quale tuttavia mantiene un elevatissimo valore didattico. Chiunque voglia fregiarsi del titolo di «Programmatore Assembly» non può prescindere da una buona pratica nella codifica e decodifica manuale di dump esadecimali, tra esercizi di encoding e ML monitor.

La figura (5.2.1) mostra un classico esempio di *coding sheet*, il modulo di codifica Assembly sul quale ha invariabilmente iniziato a lavorare chi è stato abbastanza «fortunato» generazionalmente da evitare in tutto o in parte le schede perforate con codifica Hollerith. Tabulati simili esistevano anche per COBOL e FORTRAN, per la cronaca. Si inizia scrivendo le istruzioni e gli operandi necessari all'operazione da compiere, in questo caso banale ma ben visibile: la conversione dei caratteri a video dal set maiuscolo a quello minuscolo. Le operazioni richieste si articolano in sole tre fasi:

- 1. Caricamento di un valore immediato in Accumulatore;
- 2. Copia di tale valore in un registro del VIC, il chip di controllo video;
- 3. Ritorno al BASIC.

Al lettore basti per il momento sapere che il valore caricato esegue l'azione richiesta, a carico del controller video. Il nostro brevissimo programma verrà caricato ed eseguito a partire dalla locazione C000h, come peraltro suggerito dai manuali Commodore.

A questo punto, usando l'elenco completo delle istruzioni fornito nel precedente articolo, si verifica che l'opcode esadecimale corrispondente a LDA in modalità immediata è A9h, e questo consente già di completare l'encoding della prima istruzione, che occupa due byte:

Indirizzo	Valore
C000h	A9h
C001h	17h

Riportiamo questi dati nel foglio di codifica, negli appositi campi, e passiamo alla linea successiva. L'istruzione STA accetta in questo caso un indirizzo assoluto a 16 bit, ed è quindi codificata come 8Dh. Avremo quindi:

Indirizzo	Valore
C002h	8Dh
C003h	18h
C004h	D0h

Si noti ancora una volta come la convenzione little endian impone di porre il byte meno significativo all'indirizzo di memoria più basso.

L'ultima istruzione presente è RTS, codificata univocamente con 60h (indirizzamento implicito, nessun operando) e questo completa la codifica, come si vede in figura (5.2.2).

L'ultimo passaggio necessario è la conversione da esadecimale a binario, poiché il BASIC V2 non accetta numeri in quest'ultimo formato (a meno di un piccolo sforzo aggiuntivo di programmazione). Si tratta comunque di un banale lavoretto, per pochi byte.

Hex	A9	17	8D	18	D0	60
Dec	169	23	141	24	208	96

<sup>&</sup>lt;sup>2</sup>Al giorno d'oggi la realizzazione di tali schede è più che mai a portata di hobbista, grazie all'universale disponibilità di schemi elettrici collaudati e files gerber/excellon già pronti o addirittura sbrogli editabili prerealizzati per i CAD EDA amatoriali più diffusi, e grazie soprattutto alla possibilità di fare realizzare a prezzi irrisori in uno dei tanti service del Far East dei PCB professionali a doppia faccia con fori metallizzati, piste stagnate, serigrafia e solder livellato, anche in singolo esemplare.

<sup>&</sup>lt;sup>3</sup>Listati quasi sempre generati da appositi tools a partire dal codice binario già assemblato, in realtà, e spesso comprensivi di checksum di riga.

Indirizzo	Istru	ızion	е	Etichetta	Mnem.	Operando	Commento
C000	PA	17		START	LDA	<b>#</b> \$17	CONVERTE MAIUSCOLO/MIN.
C002	80	18	DØ		STA	\$D018	CARICA IL VALORE NEL REGISTRO
C005	60				RTS		RITORNO AL BASIC

Figura 5.2.2: Codifica completa dell'esempio.

L'indirizzo C000h corrisponde a 49.152 in decimale. A questo punto, il gioco è fatto. Non resta che inserire tali codici in memoria e poi mandare in esecuzione la subroutine, tramite un semplicissimo programmino BASIC.

- 10 DATA 169,23,141,24,208,96
- 20 AD=49152
- 30 FOR I=0 to 5: READ CO
- 40 POKE AD+I, CO: NEXT
- 50 SYS 49152

Molti testi e riviste iniziano un intero percorso da qui, dove noi invece volutamente ci fermiamo. In BASIC è facile infatti realizzare con poche decine di linee di codice ogni genere di supporto all'immissione di codici esadecimali, fino a sofisticati monitor che consentono immissione diretta dei valori (anche con checksum per gruppi), dump di memoria formattati su video e stampante, patching di singoli byte, ricerche e sostituzioni. Un mondo che ha il suo fascino e un sapore «retro» del tutto particolare, sempre valido quando si parli di pochi byte di linguaggio macchina, ma che storicamente ha poi lasciato il posto agli Assembler e alla loro evoluzione: da grezzi codificatori di singole istruzioni a sofisticati strumenti multipasso, multifile, con parser avanzati, gestione di include e potenti sistemi di macro.

## 5.3 Lavorare con l'Assembler.

Con le figure (5.2.1) e (5.2.2) abbiamo già anticipato, rispettivamente, il formato di una linea sorgente in Assembly e anche il formato del relativo listato prodotto dall'Assembler. Vi sono dei campi fissi, la cui struttura esatta dipende strettamente dall'ambiente di lavoro utilizzato: in linea generale, più si va indietro nel tempo (e in basso nella scala dei costi di licenza, all'epoca), più rigido sarà il formato e minore la flessibilità sui delimitatori. Molti Assembler primitivi hanno problemi se si inseriscono spazi o tabulazioni dopo le virgole, le parentesi o altri delimitatori. Vale quindi a fortiori il suggerimento di studiare con attenzione la manualistica (spesso poche paginette, composte con un primitivo editor DOS o direttamente su un home computer) del proprio ambiente preferito.

Poiché un corso come il presente impone delle scelte, si è preferito un cammino di minima resistenza: la sintassi generica e destrutturata dell'Assembler incluso in CBM Prg Studio, che risulta blandamente compatibile con quasi tutti i più diffusi ambienti nativi, ed è comunque facilmente convertibile tramite qualche search&replace col proprio editor preferito.

Tornando ai campi della linea Assembly, abbiamo la seguente struttura generale:

	Label	Opcode	Operando/i	Commento
ĺ				

Il campo Label, opzionale, serve principalmente come riferimento per salti (assoluti o condizionati), salvo altri usi che vedremo in seguito. Deve essere separato da almeno uno spazio dal campo successivo, Opcode, che ovviamente non è opzionale su una generica linea di istruzioni. Gli Operandi, se presenti (il lettore ricordi che esistono nella ISA un totale di 24 istruzioni su 56 che ammettono solo l'indirizzamento implicito, senza operandi di sorta), devono seguire l'opcode, separati da almeno uno spazio, e rispettare il formato universale per gli

indirizzamenti indiretti (virgola, parentesi) e immediati (cancelletto) già presentato durante l'esame della ISA, assieme ai caratteri letterali A, X, Y che identificano rispettivamente Accumulatore e registri indice X e Y.

Segue il commento, anch'esso opzionale, delimitato in genere da un punto e virgola (semicolon): una regola che ammette varie eccezioni. Si noti che in realtà una linea può contenere il solo commento, il che è peraltro un'ottima prassi di programmazione<sup>4</sup> per documentare il codice in maniera meno smozzicata e telegrafica rispetto a quanto consentono i commenti riga per riga, che troppo spesso si riducono a banali descrizioni testuali dell'istruzione eseguita, prive di vero contenuto informativo sulla effettiva semantica di quanto sta avvenendo.

Naturalmente, oltre alla possibilità di immettere una mera sequenza ordinata di linee di istruzioni, gli Assembler hanno bisogno anche di altre informazioni (una su tutte, l'indirizzo iniziale a cui assemblare il codice!), ed offrono alcune caratteristiche aggiuntive. A tale scopo esistono le direttive o pseudo-op, ed è qui che la fantasia dei progettisti si è sbizzarrita per creare interi sistemi di direttive e macro proprietari e totalmente incompatibili gli uni con gli altri, nella più caotica mancanza di standard e unificazioni (che caratterizza da sempre la variopinta galassia degli Assembler, a dire il vero).

Per non trasformare questo breve corso in una improponibile trattazione enciclopedica in parallelo sulla trentina di (cross-)Assembler 6502 esistenti (molti dei quali introvabili o irrimediabilmente obsoleti), ci limitiamo unicamente a qualche indicazione relativa al CBM Prg Studio, come anticipato, rimandando al relativo help in linea per ulteriori dettagli.

## 5.3.1 Sintassi e direttive CBM Prg Studio.

CBM Prg Studio (nel seguito anche CPS, per brevità) usa un Assembler a tre passi<sup>5</sup> che supporta macro, assemblaggio condizionale e alcuni operatori avanzati. Si ponga sempre attenzione al fatto che la sintassi rimane piuttosto rigida dal punto di vista posizionale: le labels in particolare devono sempre essere essere collocate nella prima colonna, come in tutti gli esempi che forniremo nel seguito.

La specifica dell'indirizzo iniziale deve sempre rigidamente precedere ogni altra istruzione nel sorgente. Può essere preceduta unicamente dalla dichiarazione di «variabili», ossia labels alle quali viene esplicitamente assegnato un valore. L'indirizzo viene determinato nel sorgente nei seguenti due modi alternativi:

```
*=$0800 oppure *=2048
@=$0800 oppure @=2048
```

Questo introduce direttamente il secondo argomento: il formato di immissione dei valori numerici. Nel seguito n rappresenta un singola cifra.

Formato	Base
nn	Decimale
\$nn	Esadecimale
@nn	Ottale
%nnnnnnnn	Binario

I commenti sono introdotti da un singolo ';'. Di fatto, tutto ciò che segue tale carattere sarà ignorato dall'Assembler fino al termine della riga (CR/LF o equivalenti). Come da tradizione nel mondo degli Assembly Commodore, gli operatori '<' e '>' (minore e maggiore, rispettivamente) sono utilizzati per referenziare il byte meno significativo ed il più significativo, rispettivamente, da un valore a 16 bit. Esempio:

```
LDA \# \$FB2A ; Carica in accumulatore 2Ah LDX \# \$55AA ; Carica in X 55h
```

Si presti attenzione al fatto che la precedenza degli operatori varia notevolmente secondo il tipo di Assembler. Per questo motivo CPS supporta due varianti fondamentali:

- 1. Prima separa il byte alto (o basso rispettivamente) e poi applica l'offset;
- 2. Prima calcola l'indirizzo e solo al termine considera il suo byte alto (o basso).

La prima opzione è il default. Quindi, dato il codice seguente:

<sup>&</sup>lt;sup>4</sup>A maggior ragione quando si usano ambienti nativi, limitati a 40 caratteri per riga.

<sup>&</sup>lt;sup>5</sup>Questo significa, brevemente, che il sorgente viene analizzato tramite un parser che effettua tre distinti cicli di lettura per risolvere le «forward references» alle label e migliorare la generazione del codice.

Si avrà, se è attiva l'opzione 1, che innanzi tutto viene estratto il byte più significativo dall'indirizzo corrispondente alla label «loop», a cui in seguito viene aggiunto un offset esadecimale pari a 20h (32 decimale).

Gli operatori logici supportati sono AND, OR, NOT, XOR, <<, >>. CBM Prg Studio supporta inoltre solo espressioni semplici per gli indirizzi, nelle quali compare in via esclusiva uno e un solo simbolo scelto tra '+', '-', '\*' o '/'.

Tra le direttive supportate, le più rilevanti ai fini del presente corso sono le seguenti:

#### • IncAsm

Include un altro file sorgente, con profondità teoricamente illimitata, purché non sussistano riferimenti circolari.

## • Operator Calc | HiLo

Imposta la precedenza degli operatori, come spiegato in precedenza. Calc corrisponde all'opzione 2, mentre HiLo dà la precedenza all'estrapolazione del byte alto/basso e in seguito effettua i calcoli di offset (opzione 1).

#### • Relocate «address» | OFF

La direttiva Relocate viene utilizzata per modificare l'indirizzo di memoria a cui viene assemblato il codice. Tale direttiva modifica l'indirizzo effettivo in cui viene assemblato il codice oggetto, in particolare modifica tutte le label e le destinazioni delle istruzioni di salto facendo corrispondere la prima istruzione che segue al nuovo indirizzo impostato. Ad esempio, su Commodore 64 è del tutto normale assemblare codice dotato di un loader che sarà caricato all'indirizzo di default del BASIC (per non dover specificare LOAD «Program», 8, 1 ed evitare poi di dover digitare manualmente un indirizzo per la SYS che manda in esecuzione il codice). Il loader provvederà a copiare e poi eseguire una sostanziale porzione di codice ad un diverso indirizzo di memoria, ad esempio \$C000. Usando la direttiva Relocate si istruisce allora l'Assembler a produrre codice destinato alla rilocazione dinamica a runtime. Come esempio generale di tale strategia, che sarà molto utile in seguito, presentiamo il listato assemblato di un loader BASIC realizzato interamente tramite direttive Assembly con CBM Prg Studio e facilmente adattabile ad altri ambienti. Il loader offre l'enorme vantaggio di consentire il «LOAD and RUN» in modo totalmente automatico, senza dover ricordare l'indirizzo di avvio e senza dover manualmente digitare un comando SYS. Ciò rende estremamente professionale l'applicazione, al pari di software commerciali e della stragrande maggioranza dei giochi, e ne facilita grandemente la gestione e la distribuzione.

Line	Addr Code	Source
00001	0000	·*************************************
00002	0001	; CODICE "UNIVERSALE" PER STARTUP BASIC
00003	0001	;***************
00004	0001	* = \$0801
00005	0801	<del>;</del>
00006	$0801 \ 0B \ 08$	WORD BASEND ; INDIRIZZO DELLA PROSSIMA LINEA
00007	0803  E4  07	WORD 2020 ; NUMERO DI LINEA $\rightarrow$ ANNO DI STESURA
00008	0805 9E	BYTE \$9E ; TOKEN PER "SYS"
00009	$0806 \ 32 \ 33 \ 30$	TEXT "2304" ; INDIRIZZO DI AVVIO: \$0900
00010	$080A \ 00$	BYTE 0 ; TERMINATORE DI LINEA
00011	$080B \ 00 \ 00$	BASEND WORD 0 ; TERMINATORE DI PROGRAMMA
00012	080D	;
00013	080D	;***********
00014	080D	;** INIZIO CODICE APPLICAZIONE
00015	080D	;***********
00016	080D	
00017	080D	* = \$0900
00018	0900	;** Qui inizia il codice utente in Assembly
00019	0000	
000xx	уууу	Relocate \$C000

Il codice che segue la direttiva nel listato esemplificativo sarà assemblato per essere eseguito alla locazione indicata, ma l'immagine binaria del sorgente sarà compatta. Purtroppo questo aspetto tende a confondere i

neofiti: manipolare direttamente il program counter con l'operatore \*, impostando \* = \$C000 prima del codice da rilocare produrrebbe per poche decine di locazioni un file binario di oltre 47kib esteso dall'indirizzo \$0801 a \$Cxxx (in funzione della lunghezza del codice), vale a dire un file di dimensioni eccessive e con un enorme «buco» che creerebbe enormi problemi all'atto del caricamento, andando tra l'altro in questo caso ad interferire con la ROM del BASIC allocata a partire da \$A000. La soluzione è, appunto, l'uso della direttiva e la stesura di un apposito codice (nel nostro esempio, con inizio a \$0900) che si occupi di copiare i byte di codice binario che seguono al corretto indirizzo previsto per l'esecuzione. Supponendo, solo per fissare le idee, che il codice preliminare e di copia richieda in tutto 64 bytes e che il resto del codice eseguibile occupi effettivamente due pagine di memoria, ossia 512 bytes, il codice di copia non farà altro che copiare le due pagine di RAM da \$0940 a \$0840 nella memoria tra \$C000 e \$C200, trasferendo poi il controllo all'indirizzo iniziale con una istruzione di salto JMP. Ecco come si effettua (manualmente!) la rilocazione effettiva a runtime, mentre a tempo di assemblaggio provvede la direttiva qui illustrata.

La direttiva si applica dal punto in cui compare nel sorgente fino a che non si incontra un'altra direttiva Relocate oppure la fine del file.

#### • Target «target name»

Serve a specificare il tipo di macchina di destinazione. I valori ammissibili per l'espressione «target\_name» sono i seguenti:

- 1. TGT C128
- 2. TGT C16
- 3. TGT C64
- 4. TGT PETBV2
- 5. TGT PETBV4
- 6. TGT PLUS4
- 7. TGT VIC20
- 8. TGT\_VIC20\_3K
- $9. \ \mathrm{TGT} \ \mathrm{VIC} 20 \ 8\mathrm{K}$

## 5.3.2 La gestione delle variabili.

Come già in più punti anticipato, in linguaggio Assembly le «variabili» non sono altro che mere locazioni di memoria etichettate ed usate come sorgente o destinazione per varie istruzioni. La convivenza di dati e istruzioni imposta dall'architettura Von Neumann, se da un lato offre una notevole flessibilità, obbliga anche a compiere delle scelte di design che possono confondere il programmatore di alto livello e produrre errori estremamente difficili da tracciare per chi è agli inizi, tipicamente causati da: sovrascrittura involontaria di codice, tentativi di esecuzione di dati, errato ordine di memorizzazione dei byte.

Ricordiamo al lettore che nelle architetture MMIO l'etichetta spesso corrisponde ad un registro (tipicamente ampio un byte) di un chip di I/O specializzato, che sia il controller video o piuttosto un chip seriale, oppure ad una locazione di sistema (possibilmente in pagina zero). Questo è il caso più banale e intuitivo. Ma allo stesso modo si possono etichettare zone di memoria usate poi come «variabili» multibyte: qui occorre ricordare che le CPU a 8 bit di nostro interesse non gestiscono in alcun modo tali variabili, se non per ciò che concerne l'unico registro interno a 16 bit, il Program Counter (in particolare con il fetch automatico della istruzione successiva e la manipolazione indiretta del PC tramite le istruzioni di salto e gli interrupt). Questo significa che quanto già considerato in ordine alla memorizzazione little endian, nel caso di variabili numeriche, rimane interamente a carico del programmatore Assembly. Quindi occorre gestire manualmente la successione dei byte nelle rispettive locazioni di memoria per tutte le istruzioni della categoria DTI, Data Transfer.

Nella struttura dei più semplici programmi Assembly a singolo file sorgente che avremo modo di esemplificare, la collocazione ideale delle variabili generiche utilizzate (quindi non le eventuali locazioni di pagina zero referenziate, o altre locazioni di sistema) sarà in coda o in testa al codice stesso. Si tratta di una consuetudine di codifica sbrigativa e inerentemente poco robusta, ma adattissima al contesto didattico e facilissima da monitorare.

Qualunque ambiente Assembler (e CPS non fa certo eccezione) consente, oltre alla banale etichettatura delle singole linee di codice, l'assegnazione esplicita di un indirizzo ad una label, che crea una costante usando una qualsiasi tra le basi numeriche supportate e ricordando che le etichette sono obbligatoriamente collocate a colonna 1:

Inoltre sono supportate direttive specifiche per l'inizializzazione di intere aree di memoria e di singole «variabili» di tipo byte, word, long (24 bit, ma solo su 65816) e floating point, oltre al supporto di vari tipi di stringhe<sup>6</sup>.

```
var1 byte $A5
var2 byte %10100101
var3 word $F1CA
var4 word %1111000010101010
var5 fltp 1.414213562373 ; Il separatore decimale è il punto '.'
; Sono ammessi valori multipli, ciascuno occuperà 1 byte o 1 word etc.
array1 byte 0, 1, 1, 2, 3, 5, 8, 13, 21, 34, 55, 89, 144, 233
```

Altre eventuali direttive avanzate saranno illustrate al momento dell'utilizzo negli esempi.

## 5.4 Esempi di codice Assembly.

In questa sezione presentiamo una serie di esempi elementari che consentiranno progressivamente di padroneggiare i costrutti e gli idiomi di base dell'Assembly 6502.

#### 5.4.1 Costrutti di controllo del flusso e idiomi caratteristici.

Il primo aspetto del linguaggio Assembly che disorienta il programmatore HLL è sicuramente la mancanza di costrutti come IF, FOR, WHILE in tutte le loro forme. Se da un lato i macro Assembler più evoluti forniscono un arsenale di macro e pseudo-istruzioni in tale senso, è essenziale padroneggiare quanto prima i numerosi metodi di controllo del flusso di programma offerti dalle istruzioni atomiche della ISA e i relativi costrutti più frequenti. Per comodità del lettore, si forniscono dei template Assembly per alcuni costrutti fondamentali, riportando l'equivalente in BASIC. Si ricordi che esistono in realtà innumerevoli forme equivalenti, quelle qui riportate sono solamente le più comuni per una prima familiarizzazione, sovente anche tra le più efficienti, ma assolutamente lontano da qualsiasi pretesa di esaustività.

## 5.4.1.1 Alcune forme di IF...THEN.

Per semplificare, nel seguito assumiamo di voler controllare i valori assunti da variabili ampie 1 byte, presenti in memoria come risultato altre operazioni a monte, non meglio specificate.

- $1. \ \ BASIC/Pascal\ ossia\ con\ lunghezza\ prefissa\ (in\ un\ byte,\ nel\ nostro\ caso);$
- $2. \ \ Null-terminated \ o \ ASCII-zero \ (C-style) \ con \ terminatore \ nullo \ finale;$
- 3. CBM table, nelle quali l'ultimo carattere ha il MSB posto ad uno per indicare la terminazione della stringa senza fare uso di un carattere aggiuntivo. Le tabelle delle keyword BASIC, ad esempio, sono realizzate in questo modo.

CBM Prg Studio non supporta quest'ultima tipologia tramite una direttiva specifica. Inoltre le stringhe possono contenere caratteri PETSCII (se delimitate dalle doppie virgolette) oppure codici schermo (delimitate da apici singoli). Si veda l'help in linea dell'ambiente di sviluppo per ulteriori dettagli.

<sup>&</sup>lt;sup>6</sup>Le tipologie di stringhe possono essere:

```
BEQ L10000 ... ; Esegue le azioni previste per il caso N<>0 RTS ;**~Si~arriva~qui~solo~se~N=0 \\ L10000~\dots
```

Questo esempio ci consente di chiarire immediatamente un concetto. L'uso di BEQ oppure di BNE, e più in generale di una logica diretta o negata inerente il flag interessato, dipende esclusivamente da due fattori:

- 1. Lunghezza del codice presente nei due rami dell'albero di esecuzione.
- 2. Frequenza con la quale viene intrapreso il salto.

Focalizziamo al momento la nostra attenzione sul primo punto<sup>7</sup>. Poiché i salti relativi sono limitati rispettivamente a +128 e -127 locazioni di distanza dall'attuale Program Counter, e per giunta risultano penalizzati di un ciclo (passando così da 3 a 4) se la destinazione risiede in una pagina di memoria diversa dall'attuale, è responsabilità del programmatore minimizzare i costi ed evitare il rischio che l'Assembler segnali un errore in caso di salto relativo ad una locazione che risulta irraggiungibile. Se le «azioni previste» sono davvero poche istruzioni Assembly, questo template rimane perfettamente valido e applicabile (non a caso in molti ambienti questa è una vera e propria macro), purché ci si accerti leggendo il listing finale che non venga superato il limite di pagina nel codice.

Le soluzioni alternative standard sono diverse, secondo le specifiche esigenze del codice. Quando siamo ragionevolmente certi di dover eseguire un numero rilevante di operazioni, una delle idee migliori è quella di creare una subroutine (o invocarne una esistente in firmware), che viene richiamata condizionatamente:

```
Assembly:

LDA N

BNE NotZero

JSR Subroutine ; Esegue una subroutine solo se N=0

NotZero ...

Subroutine

RTS
```

In alternativa, la soluzione più conservativa e sicura in assoluto (sebbene con un costo complessivo in cicli non trascurabile) si configura come la seguente:

In questo modo il salto relativo sarà sicuramente entro i limiti: di nuovo, una lettura del listing ci garantirà che non vi sia sconfinamento di pagina, caso sempre possibile (in tale evenienza non rimane che spostare il codice prima o dopo altre operazioni, se possibile). In ambedue i casi si è fatto uso di una logica negata: si ponga attenzione alla coerenza mantenuta tra il tipo di controllo effettuato (BNE: Branch if Not Equal to Zero) e la nomenclatura della label NotZero, il che è la prima forma di auto-documentazione del codice.

Naturalmente questi pochi e semplici esempi sono ben lontani dell'esaurire le innumerevoli possibili casistiche. Sicuramente sono orientati alla strutturazione del codice e alla programmazione difensiva, perché in Assembly il confine tra flessibilità & performance vs spaghetti code è una linea estremamente sottile, a maggior ragione per chi inizia.

Tenendo presente quanto appena asserito, continuiamo con qualche altro utile esempio. Ovviamente, il caso simmetrico per N<>0 è strettamente analogo:

<sup>&</sup>lt;sup>7</sup>Per il secondo punto, si ricordi che ogni volta che il salto viene intrapreso si incorre in una penalità di un ciclo, che può salire a ben due cicli se l'indirizzo di destinazione si trova in una pagina di memoria diversa da quella in cui risiede l'istruzione di branch.

Allo stesso modo, sempre operando in logica negata, è possibile condizionare l'esecuzione al controllo del segno (in generale, del MSB) di un valore a 8 bit:

```
BASIC:
IF N<0 THEN GOTO 10000
Assembly:
         LDA N
         BPL IsPos
         JMP L10000
                         ; Esegue il salto solo se N<0
IsPos
L10000
BASIC:
IF N>=0 THEN GOTO 10000
Assembly:
         LDA N
         BMI IsNeg
         JMP L10000
                         ; Esegue il salto solo se N>=0
IsNeg
L10000
         . . .
```

Ovviamente il confronto con lo zero non è che un caso particolare di una situazione più generale, come illustrato nel seguito.

```
BASIC:
IF A>35 THEN GOTO 10000

Assembly:

LDA A
CMP #35
BCS L10000 ; Esegue il salto se A>35
... ; altrimenti esegue queste istruzioni
L10000 ...

BASIC:
IF A>B THEN GOTO 10000

Assembly:
```

LDA A

```
\begin{array}{c} \text{CMP B} \\ \text{BCS L10000} \\ \\ \dots \\ \text{L10000} \\ \end{array}
```

BASIC:

Un altro idioma tipico implementa l'istruzione di alto livello IF ... THEN ... ELSE .... Questo costrutto richiede ovviamente una label aggiuntiva con funzione di landing point finale, equivalente dal punto di vista logico allo statement ENDIF tipico di molti linguaggi strutturati. Nel caso favorevole in cui le istruzioni da eseguire siano poche, o meglio ancora incorporate in una subroutine come già visto in precedenza, il template da implementare può essere il seguente:

```
BASIC:
IF A=10 THEN B=0 ELSE B=C*C-2*A
Assembly:
         LDA A
         CMP #10
         BEQ A IS TEN
                        ; Salta se A=10
         JSR Calc
                        ; Esegue il calcolo solo se A<>10
         JMP Label
                        ; Aggira il codice seguente, relativo al caso opposto
A IS TEN LDA #0
         STA B
Label
          . . .
;** Implementa il calcolo di B=C*C-2*A per il caso A<>10
Calc
         . . .
         RTS
```

Per inciso, la chiamata a subroutine JSR equivale concettualmente alla GOSUB del BASIC: il flusso elaborativo principale viene temporaneamente interrotto, il controllo passa alla subroutine fino a quando non si incontra una istruzione RTS, la quale fa riprendere il flusso principale dall'istruzione immediatamente successiva alla chiamata a subroutine appena effettuata.

Vediamo ora due costrutti con le condizioni logiche che più spesso mettono in difficoltà i programmatori HLL. Si noti che, per la massima semplicità, viene implementata la valutazione in short-circuit (tipica ad esempio del linguaggio C): se la prima condizione è falsa, l'AND sarà necessariamente falsa a prescindere dalla seconda condizione, che quindi non viene valutata. Rispettivamente, è sufficiente che la prima condizione valutata sia vera per rendere vero il risultato dell'OR. Nel caso di condizioni complesse e con side effect, sarà cura del programmatore fare in modo che l'eventuale espressione critica venga valutata comunque, ponendola per prima in questi idiomi o modificando opportunamente il codice per eseguire in qualsiasi caso ambedue le valutazioni.

```
BASIC:

IF N=12 AND M=65 THEN GOTO 10000

Assembly:

LDA N

CMP #12 ; Se la prima condizione è falsa, la seconda non viene valutata BNE Next ; Short Circuit Logic Evaluation

LDA M

CMP #65

BEQ L10000

Next ...

L10000 ...
```

## IF N=22 OR M=96 THEN GOTO 10000

```
Assembly:

LDA N

CMP #22

BEQ Label ; Short Circuit Logic Evaluation

LDA M

CMP #96

BEQ L10000

...

L10000 ...
```

Per concludere, vediamo un semplice esempio di confronti a 16 bit, con variabili collocate in generici indirizzi assoluti in memoria. Come si vede, il confronto di due byte procede con la logica implicita di un AND: se il primo confronto fallisce, non è necessario eseguire il secondo. Nel secondo esempio, si presume che l'indirizzo destinazione sia irraggiungibile per una branch.

```
BASIC:
IF N=12345 THEN GOTO 10000
Assembly:
         LDA N
                            Carica il byte meno significativo
         CMP #$39
                            12345 = \$3039
         BNE Next
                            Se non è uguale, inutile proseguire nel confronto
         LDA N+1
                            Carica il byte più significativo
         CMP #$30
         BEQ L10000
                          ; Si presume che Label sia entro le 128 locazioni
Next
          . . .
         RTS
L10000
          . . .
BASIC:
IF A=B THEN GOTO 10000
Assembly:
         LDA A
         CMP B
         BNE Next
         LDA A+1
         CMP B+1
         BNE Next
         JMP L10000
Next
          . . .
         RTS
L10000
          . . .
          . . .
```

#### 5.4.1.2 Loop e dintorni.

Il più semplice tipo di loop è quello a decremento, che risulta anche essere il più efficiente. Vale la pena ovunque possibile di utilizzare ampiamente i registri indice X e Y come variabili di induzione.

```
BASIC: FOR I=10 TO 1 STEP -1:...:NEXT
```

```
Assembly:

LDX #10 ; Il registro X è usato come variabile di induzione a decremento

Loop ...

DEX

BNE Loop
```

Ricordando che anche le modalità di indirizzamento indicizzato fanno a loro volta uso dei registri indice X e Y, il passo più ovvio è quello di abbinare le due cose in un loop ad incremento: ad esempio, per inviare ad un chip seriale tutti i byte di un buffer. Per arricchire l'esempio, supponiamo che l'indirizzo assoluto in memoria di tale buffer sia noto solo a runtime e memorizzato in pagina zero, alla coppia di indirizzi \$FB e \$FC. Faremo quindi uso di una post-indicizzazione tramite il registro Y, che sarà anche la variabile di induzione del loop con un conteggio incrementale.

```
LDY #0
LDA ($FB),Y
STA WBUF ; Registro buffer di uscita di un generico chip seriale
NOP
INY
CPY #$10 ; Il buffer contiene 16 byte
BNE Loop
```

L'istruzione NOP dopo la scrittura è esemplificativa di molte situazioni reali, nelle quali il timing dei chip di periferica impone una durata minima prima di effettuare la scrittura successiva. In altri casi, occorre leggere un registro del chip e controllare uno o più flag prima di scrivere il byte successivo.

A proposito di limite del loop: cosa succede se continuiamo ad incrementare un registro a 8 bit come Y quando ha già raggiunto il massimo valore esprimibile, ossia \$FF? Lasciamo la verifica come istruttivo esercizio per il lettore, eseguendo le istruzioni seguenti con un monitor e verificando anche i contenuti del registro di stato P:

```
\begin{array}{c} LDY \ \#\$FF \\ INY \end{array}
```

Come esempio classico presentiamo la semplice ricerca dell'elemento massimo in un array non ordinato di byte. Anche qui, il registro X è utilizzato sia come variabile di induzione per il loop, sia come indice (in modalità assoluta indicizzata).

```
;** Ricerca elemento massimo in un array
*=\$C000
; Massimo in Accumulatore
Start
     LDA #0
     TAX
               Azzera indice
     CMP Array, X; Assoluto ind. X
Loop
             ; Se minore, salta
     BCS Next
     LDA Array, X; Nuovo massimo temporaneo
Next
     INX
              ; Prossimo elemento
     CPX #12
     BNE Loop
     RTS
Exit
              ; A contiene il massimo
;** Array di byte:
     byte $79, $B3, $91, $32, $A0, $27
Array
     byte $84, $55, $2B, $4E, $11, $CF
```

Il funzionamento del codice è assolutamente intuitivo: si scorre l'array dal primo all'ultimo elemento e si confronta l'elemento attuale col massimo (inizializzato correttamente a zero e mantenuto nell'Accumulatore). Se l'elemento attuale risulta maggiore, diventa il nuovo massimo temporaneo e si procede con gli ulteriori confronti. Al termine il valore in accumulatore sarà quindi il massimo relativo dell'array. Proponiamo anche il listing dopo l'assemblaggio, per completezza.

Line	Addr ## Code	Source	
00001	0000	;*******	*******
00002	0001	; * * RICERCA	A ELEMENTO MASSIMO IN UN ARRAY
00003	0001	;*******	********
00004	0001		
00005	0001		*=\$C000
00006	C000		
00007	C000	;*******	********
00008	C000 2 A9 00	START	LDA $\#0$ ; MASSIMO IN ACCUMULATORE
00009	C002 2 AA		TAX ; AZZERA INDICE
00010	$C003 \ 4* DD \ 11 \ C0$	LOOP	CMP ARRAY, X ; ASSOLUTO IND. X
00011	C006 2* B0 03		BCS NEXT ; SE MINORE, SALTA
00012	C008 4* BD 11 C0		LDA ARRAY,X ; NUOVO MASSIMO TEMPORANEO
00013	C00B 2 E8	NEXT	INX ; PROSSIMO ELEMENTO
00014	C00C 2 E0 0C		CPX #12
00015	C00E 2* D0 F3		BNE LOOP
00016	C010 6 60	EXIT	RTS ; A CONTIENE IL MASSIMO
00017	C011	;*******	*******
00018	C011	;** ARRAY I	OI BYTE:
00019	C011 79 B3 91	ARRAY	BYTE \$79, \$B3, \$91, \$32, \$A0, \$27
00020	C017 84 55 2B		BYTE $\$84$ , $\$55$ , $\$2B$ , $\$4E$ , $\$11$ , $\$CF$

Per terminare presentiamo il listato di uno dei loop più sofisticati, che risulta anche in assoluto il più efficiente nella sua categoria: questo prevede un uso accorto delle capacità di auto-modifica del codice Assembly. In questo caso si tratta di un utilizzo del tutto lecito e controllato, che semplifica la gestione di indirizzi a 16 bit. Le costanti <code>\_ORIGIN=\$7000</code> e <code>\_DEST=\$A000</code> si assumono definite a monte.

Line	Addr ##	Code	Source	
00001	085C 2	A0 00		LDY #\$00
00002	085E 2	A2 C0		LDX #C0
00003	0860 - 5	B9 00 70	BSTART	LDA _ORIGIN,Y
00004	0863 - 5	$99\ 00\ A0$	BDEST	$STA \_DEST, Y$
00005	0866 2	C8		INY
00006	0867 2*	D0 F7		BNE BSTART
00007	0869 6	EE 62 08		INC BSTART+2
00008	086C 6	EE 65 08		$INC\ BDEST+2$
00009	$086F_{2}$	CA		DEX
00010	0870 2*	D0 EE		BNE BSTART

Il registro Y è azzerato, mentre il registro X contiene il numero totale di pagine da copiare. Al termine della copia della prima pagina, Y è nuovamente nullo (wraparound): a questo punto si modificano i byte alti degli indirizzi di origine e di destinazione direttamente nelle istruzioni che li referenziano! Ciò implica, ovviamente, che il codice deve risiedere in RAM e non su memorie di sola lettura (dettaglio non trascurabile se parliamo di sistemi embedded basati su 6510). Alla linea 00007 infatti viene incrementato il byte posto alla locazione BSTART+2=\$0862, vale a dire il byte inizialmente pari a \$70 nell'istruzione LDA \$7000, Y che occupa i seguenti indirizzi:

0860	0861	0862
В9	00	70

Il byte all'indirizzo \$0862, ossia la pagina dell'indirizzo di partenza, assumerà quindi in sequenza i valori \$70, \$71, \$72, ..., trasformando di volta in volta l'istruzione in LDA \$7100, Y poi LDA \$7200, Y e così via per le pagine successive. Lo stesso si applica all'indirizzo di destinazione. Di fatto, il codice modifica sé stesso agendo direttamente sulle locazioni di memoria che contengono il programma. Come evidenziato nell'apposita colonna del costo in cicli, questo loop è in grado di movimentare una intera pagina di memoria tra due indirizzi assoluti con un costo complessivo pari a  $256 \cdot 15 + 17 = 3.857$  cicli, vale a dire ad esempio su Commodore 64 NTSC (977,778 ns per ciclo) un tempo per pagina di circa 3,77 ms. Qualunque altra soluzione alternativa (necessariamente basata su indirizzamento indiretto) risulta misurabilmente più costosa. Si noti che i branch sono connotati da un costo pari a 2\* cicli: occorre infatti aggiungere la penalità di un ciclo quanto il salto viene eseguito, e di un ulteriore ciclo nel caso in cui la destinazione risieda in una pagina di memoria diversa da quella del Program Counter corrispondente all'istruzione di branch stessa. Nel nostro calcolo abbiamo ovviamente considerato il caso favorevole, in cui l'intero codice del loop annidato risiede nella medesima pagina di memoria.

## 5.4.2 Esempi aritmetici di base.

Proseguiamo con gli esempi presentando alcune brevi routine aritmetiche, che peraltro andranno a colmare le lacune del set di istruzioni e dell'architettura<sup>8</sup>.


I possibili risultati della somma di due byte ricadono nell'intervallo [0,510], il valore massimo è esprimibile con 9 bit in quanto banalmente  $2^8 < 510 < 2^9$ , in altri termini  $\lceil \log_2 510 \rceil = 9$ . Le possibili somme di due valori a+b (e vale più in generale per tutte le operazioni algebriche binarie ovvero applicate a due operandi) a 8 bit sono in totale  $256^2 = (2^8)^2 = 2^{16} = 65.536$ , ed è molto didattico divertirsi a costruire una addition table completa estendendo lo schema parziale seguente con uno spreadsheet, un ambiente di calcolo o al limite un qualsiasi linguaggio di programmazione di alto livello. In questo caso, poniamo in ciascuna cella  $a_{r,c}$  il risultato della somma dei corrispondenti valori nella prima riga e prima colonna<sup>9</sup>.

+	0	1	 254	255
0	0	1	 254	255
1	1	2	 255	256
254	254	255	 508	509
255	255	256	 509	510

Nel caso delle operazioni commutative come somma e moltiplicazione, possiamo trascurare l'ordine degli addendi e limitarci a considerare le 32.896 coppie uniche, incluse quelle in cui a=b, considerando in sostanza la matrice sopra come triangolare inferiore o superiore. Anche in questa ottica, rimane il fatto che circa la metà (16.384, per l'esattezza) delle possibili somme s=a+b forniscono un totale s superiore a 255 e quindi non rappresentabile con soli 8 bit.

## 5.4.2.1 Somma a 8 bit.

Dovendo scrivere una generica routine Assembly per la somma di due byte, in base a quanto appena considerato sarà opportuno e necessario tenere conto del riporto (Carry) e fare uso di un totale a 16 bit, occupando di fatto un ulteriore byte di memoria per il risultato. Altro accorgimento di programmazione difensiva, arma vincente del programmatore in qualsiasi linguaggio e contesto operativo, è quello di assicurarsi che il carry sia azzerato prima dell'inizio della somma e che il microprocessore si trovi in modalità binaria. Ne consegue il listato seguente: si noti l'uso dei commenti, preceduti da un carattere ';', per rendere maggiormente ordinato e leggibile il sorgente.



<sup>&</sup>lt;sup>8</sup>Si ricorda brevemente al lettore che i core a <sup>8</sup> bit concepiti un paio di decenni dopo le CPU di nostro interesse sono in prevalenza dotati di uno speciale stadio aritmetico a <sup>16</sup> bit, che (oltre alle banali somme algebriche) prima del volgere del millennio poteva già garantire lo svolgimento di una moltiplicazione intera <sup>8</sup>x<sup>8</sup> in due o tre cicli di clock, un risultato già assolutamente inavvicinabile per qualsiasi procedura in Assembly: prestazione portata poi in modo generalizzato, nel giro di un lustro o due, al traguardo attuale del singolo ciclo di clock.

 $<sup>^9</sup>$ Il lettore noti che, con un semplice passaggio aggiuntivo, possiamo costruire la vera tabella additiva della classe di resto in modulo  $2^8$  e più in generale  $2^n$  ponendo nelle celle la somma  $s \pmod{2^n}$ . Tuttavia, in questo momento ci interessa maggiormente evidenziare che circa metà delle possibili somme di due byte fornisce un risultato non esprimibile con 8 bit. Non volendo complicare la trattazione, si affidano all'intuito e all'osservazione del lettore le rilevanti proprietà e simmetrie della tabella in questione.

```
;*************
                ; Azzera il carry
Start
      CLC
                ; Imposta il modo binario
      CLD
      LDA OP1
                ; Carica il primo addendo
      ADC OP2
                ; Esegue la somma in A
      STA RES
                ; Memorizza il risultato
                ; Addizione fittizia
      LDA #0
      ADC #0
                ; per tenere conto del carry
      STA RES+1
                ; Aggiorna il byte alto
End
      RTS
                ; Fine lavoro
;** Variabili inizializzate:
OP1 byte $69
OP2 byte $A5
RES word 0
```

Il risultato, una volta assemblato con l'ambiente CPS, deve essere il seguente:

Line	Addr ##	<sup>½</sup> Code	Source		
00001	0000		;******	*****	*****
00002	0001		;** SOMMA	8+8 BIT CON	N RISULTATO A 2 BYTE
00003	0001		;******	******	* * * * * * * * * * * * * * * * * * *
00004	0001				
00005	0001			*=\$C000	
00006	C000				
00007	C000		;******	*****	* * * * * * * * * * * * * * * * * * *
00008	C000 2	18	START	CLC	; AZZERA IL CARRY
00009	C001 2	D8		CLD	; IMPOSTA IL MODO BINARIO
00010	C002 - 4	AD 13 C0		LDA OP1	; CARICA IL PRIMO ADDENDO
00011	C005 4	6D 14 C0		ADC OP2	; ESEGUE LA SOMMA IN A
00012	C008 4	8D 15 C0		STA RES	; MEMORIZZA IL RISULTATO
00013	C00B 2	A9 00		LDA #0	; ADDIZIONE FITTIZIA
00014	C00D 2	69 00		ADC #0	; PER TENERE CONTO DEL CARRY
00015	C00F 4	8D 16 C0		STA RES+1	; AGGIORNA IL BYTE ALTO
00016	C012 6	60	END	RTS	; FINE LAVORO
00017	C013		;******	******	* * * * * * * * * * * * * * * * * * *
00018	C013		;** VARIA	BILI INIZIALI	IZZATE:
00019	C013 2	69	OP1	BYTE \$69	
00020	$C014 \ 3$	A5	OP2	BYTE \$A5	
00021	C015 7	00 00	RES	WORD 0	

Si invita il lettore a porre attenzione ai numerosi dettagli evidenziati dal listing: le variabili inizializzate poste in coda al codice (è lì che avverranno le letture e scritture), i due byte riservati dall'Assembler per il risultato RES, la codifica degli mnemonici con i differenti tipi di indirizzamento. L'espressione semplice RES+1 viene risolta dall'Assembler, come si vede chiaramente nei tre byte di codifica, con l'indirizzo abbinato all'etichetta RES (che è \$C015, si evince dall'ultima riga del listato) aumentato di una unità, ed è dunque pari a \$C016 i cui byte in ordine little endian costituiscono rispettivamente il secondo e il terzo byte nell'encoding dell'istruzione STA RES+1: 8D 16 CO. Come si nota, si tratta di un approccio alla gestione delle variabili radicalmente diverso rispetto a qualsiasi linguaggio di alto livello!

Abbiamo aggiunto manualmente la colonna ## dei tempi di esecuzione, indicati ovviamente in cicli, per avere un'idea del costo complessivo del codice a runtime (prassi aurea, da seguire regolarmente: molti ambienti di sviluppo nativi forniscono per default tale informazione nel listato dell'output assemblato).

## 5.4.2.2 Somma a 8 bit: una soluzione alternativa.

Tre considerazioni scaturiscono immediatamente dalla lettura del sorgente al punto precedente.

- 1. Si può ottimizzare un po' il codice facendo uso di locazioni in pagina zero?
- 2. L'addizione fittizia è un po' farraginosa. Esiste un'alternativa più razionale?

3. Alternativamente, si può sfruttare tale codice per eseguire una vera somma di addendi a 16 bit?

Per la 1. la risposta è «ovviamente sì», purché tali locazioni siano disponibili. Poiché la maggioranza dei lettori proverà il codice su una macchina reale o emulatore, è noto che lo spazio in pagina zero scarseggia in quanto risorsa preziosa per il programmatori di sistema Commodore e altri. Si lascia la stesura del codice modificato come utile esercizio per il lettore.

Per la 2. sappiamo che, al caso peggiore, il risultato della somma non potrà avere più di 9 bit. Quindi il byte alto di RES (memorizzato alla locazione RES+1, si ricordi) potrà in definitiva valere solamente 0 o 1. La nostra CPU, come la totalità delle altre in commercio, consente di eseguire un salto condizionato in base al valore del carry. Tutto ciò che occorre è quindi incrementare di una unità RES+1 nel caso in cui il carry sia alto dopo la somma, dal momento che abbiamo saggiamente inizializzato a zero ambedue i byte di tale variabile. Presentiamo qui direttamente il listato dopo l'assemblaggio.

Line	Addr ## Code	Source	
00001	0000	;****************	
00002	0001	;** SOMMA 8+8 BIT MIC	
00003	0001	;************	********
00004	0001		
00005	0001	*=\$C000	
00006	C000		
00007	C000	;************	*****
00008	C000 2 18	START CLC	; AZZERA IL CARRY
00009	C001 2 D8	$\operatorname{CLD}$	; IMPOSTA IL MODO BINARIO
00010	C002 4 AD 11 C0	LDA OP1	; CARICA IL PRIMO ADDENDO, OP1
00011	C005 4 6D 12 C0	ADC OP2	; ESEGUE LA SOMMA IN A CON OP2
00012	C008 4 8D 13 C0	STA RES	; MEMORIZZA IL RISULTATO
00013	C00B $2*9003$	BCC END	; NIENTE CARRY? FINITO.
00014	C00D 6 EE 14 C0	INC RES+1	; AGGIORNA IL BYTE ALTO
00015	C010 6 60	END RTS	; FINE LAVORO
00016	C011	;************	*****
00017	C011	;** VARIABILI INIZIAL	IZZATE:
00018	C011 69	OP1 BYTE \$69	
00019	C012 A5	OP2 BYTE \$A5	
00020	C013   00   00	RES WORD 0	

Il programma così ottenuto è più breve (di due byte) e mantiene la stessa robustezza, quindi non genera errori in caso di overflow del risultato rispetto agli 8 bit. Si noti, grazie alla colonna ## del costo in cicli, come variano i tempi di esecuzione, ricordando che il costo del branch BCC è pari a 3 cicli se il salto viene intrapreso (salirebbero a 4 se la destinazione non si trovasse nella stessa pagina di memoria).

L'istruzione INC RES+1 potrebbe essere sostituita teoricamente da una coppia di istruzioni come LDA #1 e STA RES+1, ma una veloce analisi del footprint e dei tempi di esecuzione (che viene lasciata come proficuo esercizio per il lettore) è sufficiente a dissuaderci dal modificare quanto già scritto. In estrema sintesi, la forma mentis del programmatore Assembly è completamente incentrata su questi aspetti: dopo aver verificato a monte le caratteristiche ingegneristiche dell'algoritmo scelto, in primis ottimalità come pure correttezza e robustezza (l'ottimizzazione di un algoritmo non funzionante sarebbe del tutto inutile...), ci si deve poi concentrare sugli aspetti di micro-ottimizzazione: footprint e tempi di esecuzione delle singole istruzioni.

#### 5.4.2.3 Somma a 16 bit.

Riguardo al punto 3., le modifiche richieste per adattare il codice alla somma di addendi a 16 bit sono decisamente minime. Naturalmente anche in questo caso il risultato può eccedere i 16 bit, quindi occorre prevedere tre byte per il risultato: sulle normali architetture risulta impossibile frazionare l'accesso alla memoria<sup>10</sup>, quindi anche un solo bit in più richiede una intera locazione, in questo caso un byte. La soluzione è data dal listato seguente:

<sup>&</sup>lt;sup>10</sup>Per mera curiosità del lettore, si rammenta che su molti DSP e su alcune architetture di microcontroller avanzate è possibile configurare (spesso anche dinamicamente, a runtime) l'ampiezza di parola di determinate zone della memoria dati, creando così dei bit array (accessibili singolarmente per bit) o segmenti con accesso differenziato (8, 16, 32, 64, 80 bit e oltre).

RES word 0,0

```
*=$C000
Start
                ; Azzera il carry
      CLD
                ; Imposta il modo binario
      LDA OP1
                ; Carica in A il byte basso del primo addendo
      ADC OP2
                ; Esegue la somma in A con il byte basso di OP2
                ; Memorizza il risultato parziale
      STA RES
      LDA OP1+1
                ; Ripete per il byte alto
      ADC OP2+1
                  includendo il carry
      STA RES+1
      BCC End
                ; No Carry? No party...
       INC RES+2
                ; Aggiorna il terzo byte del risultato
                ; Fine lavoro
End
      RTS
;** Variabili inizializzate:
OP1 word $F069
OP2 word $AA55
```

Per riscontro, ecco il listing completo dopo l'assemblaggio. Per motivi tipografici, la lunghezza delle linee risulta limitata a 80 caratteri, con ovvie conseguenze sui commenti: per tale motivo si presenta separatamente anche il sorgente nella maggioranza degli esempi. Si noti come la somma dei byte alti includa anche il carry eventualmente generato dall'operazione precedente: il riporto è appunto stato progettato per questo tipo di propagazione automatica.

Line	Addr ## (	Code	Source		
$00001 \\ 00002$	0000 0001		,		**************************************
00003	0001		· ·	*	******
$00004 \\ 00005$	0001 0001			*=\$C000	
$00006 \\ 00007$	C000 C000		;******	*****	*****
$00008 \\ 00009$		18 D8	START	CLC CLD	; AZZERA IL CARRY ; IMPOSTA IL MODO BINARIO
00010	C002 4 A	AD 1A C0		LDA OP1	; CARICA IN A IL BYTE BASSO DEL P
$00011 \\ 00012$		3D 1C C0 3D 1E C0		ADC OP2 STA RES	; ESEGUE LA SOMMA IN A CON IL BYT ; MEMORIZZA IL RISULTATO PARZIALE
$00013 \\ 00014$		AD 1B C0 3D 1D C0		LDA OP1+1 ADC OP2+1	; RIPETE PER IL BYTE ALTO ; INCLUDENDO IL CARRY
$00015 \\ 00016$		3D 1F C0		STA RES+1 BCC END	; ; NO CARRY? NO PARTY
00017	C016 6 E	EE 20 C0		$INC\ RES+2$	; AGGIORNA IL TERZO BYTE DEL RISU
$00018 \\ 00019$	C019 6 6 C01A	30	END ;******	RTS *******	; FINE LAVORO ***********************************
$00020 \\ 00021$	C01A C01A	59 F0	;** VARIAI OP1	BILI INIZIALI WORD \$F069	
00022	C01C 5	55 AA	OP2	WORD \$AA55	
00023	C01E	00 00 00	RES	WORD $0,0$	

A questo punto è possibile proporre anche una soluzione leggermente più avanzata, che fa un uso più esteso delle caratteristiche dell'Assembler CPS e mostra tecniche di notevole importanza: l'inizializzazione dinamica di variabili multibyte e l'uso di una subroutine, elemento fondante della programmazione modulare e strutturata. Sono vari e importanti i sostanziali elementi di novità introdotti in questo sorgente, in particolare si sottolineano:

1. L'uso di costanti a 16 bit definite in testa al sorgente e poi caricate dinamicamente nelle locazioni di memoria OP1, OP2 usando i tipici operatori di estrazione dei byte < e >;

2. Uso di una specifica subroutine per la somma, richiamata in più punti con diversi valori delle variabili, il che consente anche di verificarne con facilità il comportamento nei casi limite.

```
;*************
;** Somma a 16 bit, risultato su 3 byte
;** Versione modularizzata
;*************
       *=\$C000
;*************
;** Costanti di esempio:
Add1 = \$F069
Add2 = \$55AA
Add3 = \$0178
Add4 = $AA55
Add5 = FFFF
Add6 = FFFF
;*************
Start
       CLD
                ; Imposta il modo binario
;** Inizializzazione dinamica
;** RES = Add1 + Add2
       LDA #<Add1; Least Significant Byte
       STA OP1 ; Indirizzo più basso
       LDA \# > Add1; Most Significant Byte
       STA OP1+1
       LDA #<Add2; Come sopra, per OP2
       STA OP2
       LDA \#>Add2
       STA OP2+1
       JSR Add 16; Effettua la somma
;** RES = Add3 + Add4
       LDA \# < Add3
       STA OP1
       LDA #>Add3
       STA OP1+1
       LDA #<Add4
       STA OP2
       LDA \#>Add4
       STA OP2+1
       JSR Add 16
;** RES = Add5 + Add6
       LDA \# < Add5
       STA OP1
       LDA \#>Add5
       STA OP1+1
       LDA #<Add6
       STA OP2
       LDA \#>Add6
       STA OP2+1
       JSR Add 16
       RTS
                 ; Fine lavoro
```

```
;*************
;** Subroutine di somma 16+16, con
;** risultato su 3 byte
;*************
Add 16 CLC
                 ; Azzera il Carry
       LDA #0
       STA RES+2 ; Azzera il terzo byte del risultato
       LDA OP1
                 ; Somma dei due byte bassi
       ADC OP2
       STA RES
                  Memorizza il risultato parziale
       LDA OP1+1
                  Somma dei due byte alti
       ADC OP2+1
       STA RES+1
                 ; Aggiorna il byte alto della somma
       BCC END
                 ; NO CARRY? NO PARTY...
       INC RES+2
                 ; Aggiorna il terzo byte del risultato
END
       RTS
                 ; Fine subroutine
;*************
; ** Variabili:
       WORD 0
OP1
                 ; Primo addendo, 16 bit
                 ; Secondo addendo, 16 bit
OP2
       WORD 0
RES
       WORD 0,0
                 ; Risultato, 24 bit
```

Source

Line

Addr ## Code

Come si vede, il caricamento dei valori costanti definiti all'inizio del sorgente è facilitato dall'uso dei tipici operatori per l'estrazione dei byte alti e bassi, e rende evidente ancora una volta la sequenza di memorizzazione little endian gestita interamente a carico del programmatore. Si propone, per comodità del lettore, anche il listing completo prodotto dall'Assembler di CPS:

ьше	Auui ##	Code	Source
00001	0000		;*********
00002	0001		;** SOMMA A 16 BIT, RISULTATO SU 3 BYTE
00003	0001		;** VERSIONE MODULARIZZATA
00004	0001		;*********
00005	0001		A 0
00006	0001		$*=\$\mathrm{C}000$
00007	C000		
00008	C000		;*********
00009	C000		; ** COSTANTI DI ESEMPIO:
00010	C000		ADD1 = \$F069
00011	C000		$\mathrm{ADD2} = \$55\mathrm{AA}$
00012	C000		ADD3 = \$0178
00013	C000		ADD4 = \$AA55
00014	C000		ADD5 = \$FFFF
00015	C000		$\mathrm{ADD6} = \$\mathrm{FFFF}$
00016	C000		
00017	C000		;**********
00018	C000		START
00019	C000 2	D8	CLD ; IMPOSTA IL MODO BINARIO
00020	C001		;** INIZIALIZZAZIONE DINAMICA
00021	C001		;** RES = ADD1 + ADD2
00022	C001 2	A9 69	LDA # <add1 ;="" byte<="" least="" significant="" td=""></add1>
00023	C003 4	8D 65 $C0$	STA OP1 ; INDIRIZZO PIU' BASSO
00024	C006 2	A9 F0	LDA $\#$ >ADD1 ; MOST SIGNIFICANT BYTE
00025	C008 4	8D 66 C0	STA OP1+1
00026	C00B		
00027	C00B 2	A9 AA	LDA $\#$ <add2 ;="" come="" op2<="" per="" sopra,="" td=""></add2>
00028	C00D 4	8D 67 $C0$	STA OP2
00029	C010 2	A9 55	LDA $\#>$ ADD2

```
00030
       C012 4
               8D 68 C0
                                     STA OP2+1
00031
       C015 6
               20 47 C0
                                     JSR ADD 16 ; EFFETTUA LA SOMMA
00032
       C018
       C018
                          ;** RES = ADD3 + ADD4
00033
00034
       C018 2
               A9 78
                                     LDA #<ADD3
00035
       C01A 4
               8D 65
                    C0
                                     STA OP1
00036
       C01D 2
               A9 01
                                     LDA #>ADD3
00037
       C01F 4
               8D 66 C0
                                     STA OP1+1
       C022
00038
00039
       C022 2
               A9 55
                                     LDA #<ADD4
00040
       C024 4
               8D 67 C0
                                     STA OP2
       C027 2
00041
               A9 AA
                                     LDA #>ADD4
                                     STA OP2+1
00042
       C029 4
               8D 68 C0
00043
       C02C 6
               20 47 C0
                                     JSR ADD 16
00044
       C02F
00045
       C02F
                          ;** RES = ADD5 + ADD6
                                     LDA \# < ADD5
00046
       C02F 2
               A9 FF
00047
       C031 4
               8D 65 C0
                                     STA OP1
       C034 2
                                     LDA \#>ADD5
00048
               A9 FF
                                     STA OP1+1
       C0364
               8D 66 C0
00049
00050
       C039
                                     LDA \#\!\!<\!\!ADD6
00051
       C039 2
               A9 FF
00052
       C03B 4
               8D 67 C0
                                     STA OP2
       C03E 2
               A9 FF
00053
                                     LDA #>ADD6
00054
       C040 4
               8D 68 C0
                                     STA OP2+1
       C043 6
00055
               20 47 C0
                                     JSR ADD 16
00056
       C046
00057
       C046 6
               60
                                     RTS
                                                 ; FINE LAVORO
00058
       C047
                          00059
       C047
00060
       C047
                          00061
       C047
                          ** SUBROUTINE DI SOMMA 16+16, CON
00062
       C047
                          ;** RISULTATO SU 3 BYTE
00063
       C047
                          ADD 16
                                     \operatorname{CLC}
00064
       C047 2
                                                 ; AZZERA IL CARRY
               18
00065
       C048 2
               A9 00
                                     LDA #0
00066
       C04A 4
               8D 6B C0
                                     STA RES+2
                                                  AZZERA IL TERZO BYTE DEL RISULT
00067
       C04D 4
               AD 65 C0
                                     LDA OP1
                                                  SOMMA DEI DUE BYTE BASSI
00068
       C050 4
               6D 67 C0
                                     ADC OP2
00069
       C053 4
               8D 69 C0
                                     STA RES
                                                  MEMORIZZA IL RISULTATO PARZIALE
       C056 4
               AD 66 C0
                                                  SOMMA DEI DUE BYTE ALTI
00070
                                     LDA OP1+1
00071
       C059 4
               6D 68 C0
                                     ADC OP2+1
00072
       C05C 4
               8D 6A C0
                                     STA RES+1
                                                  AGGIORNA IL BYTE ALTO DELLA SOM
       C05F 2*
                                                  NO CARRY? NO PARTY...
00073
               90 03
                                     BCC END
       C061 6
               EE 6B C0
                                                  AGGIORNA IL TERZO BYTE DEL RISU
00074
                                     INC RES+2
       C064 6
                          END
                                                  FINE SUBROUTINE
00075
               60
                                     RTS
00076
       C065
00077
       C065
                          ;*************
00078
       C065
                          ; ** VARIABILI:
00079
       C065
               00 00
                          OP1
                                     WORD 0
                                                  PRIMO ADDENDO, 16 BIT
                                                  SECONDO ADDENDO, 16 BIT
00080
       C067
               00 00
                          OP2
                                     WORD 0
00081
       C069
               00 00 00
                          RES
                                     WORD 0,0
                                                  RISULTATO, 24 BIT
```

Ovviamente quanto fin qui discusso ha valore generale puramente didattico ed esemplificativo. Vi sono numerose occasioni nel real world nelle quali il risultato di una simile operazione aritmetica non può e non deve in alcun caso eccedere i 16 bit: esempio banale, quando si sta calcolando un indirizzo di memoria, che per tutte le CPU della famiglia 65xx è limitato in hardware ad un massimo assoluto di 65.536 locazioni. In tal caso, la logica non cambia: rimane comunque responsabilità del programmatore intraprendere l'azione più opportuna in presenza di un carry dopo la somma dei due byte più significativi, usando le istruzioni proposte.

#### 5.4.2.4 Somma di un array di byte.

Totalizzare il contenuto di un array di byte è, a questo punto, un lavoretto banale: si tratta semplicemente di fondere due esempi già presentati. Ovviamente, se l'array consta di n elementi, nel caso peggiore la sommatoria avrà valore  $n \cdot 256$ : avendo 256 elementi, il massimo indirizzabile direttamente con uno dei registri indice, la sommatoria massima sarà pari a  $256^2 = 2^{16}$ . Possiamo quindi dimensionare il nostro totalizzatore come una word.

```
;**************
;** Sommatoria degli elementi di un array
;*************
      *=$C000
;** Totalizzatore a 16 bit
Sum = FB
Start
      CLD
               ; Modo decimale
                 Carry = 0
      CLC
      LDA \#0
      TAY
               ; Azzera l'indice
                ; Byte alto del totalizzatore
      TAX
      ADC Array,Y
                 Assoluto ind. Y
Loop
                 Se c'e' carry, aggiorna X
      BCC Next
                 Incrementa il byte alto
      INX
Next
      INY
                 Prossimo elemento
      CPY #12
                 Lunghezza nota a priori
      BNE Loop
      STA Sum
               ; Memorizza il byte basso
      STX Sum+1
                ; ...e quello alto
Exit
      RTS
;** Array di byte (somma = $04E8):
      byte $79, $B3, $91, $32, $A0, $27
      byte $84, $55, $2B, $4E, $11, $CF
```

Il funzionamento è del tutto intuitivo. Si parte con il totalizzatore inizializzato a zero e vi si aggiungono, uno alla volta, tutti gli elementi dell'array in ordine di visita per indice crescente. Per ovvi motivi di efficienza, il byte meno significativo del totalizzatore è mantenuto nell'Accumulatore, mentre il byte più significativo nel registro X. Questo conferisce al nostro codice la massima efficienza possibile, sfruttando un principio fondamentale nella codifica con ISA RISC: l'uso intensivo dei registri, sebbene con i drastici limiti imposti dall'architettura del 6502. L'ultima operazione trasferisce semplicemente il contenuto dei due registri nelle locazioni di pagina zero designate a contenere il totalizzatore, rendendolo così disponibile per ulteriori elaborazioni. Si noti che tali locazioni non vengono preventivamente azzerate, in quanto comunque sovrascritte al termine dell'elaborazione dal contenuto di A e X rispettivamente. Si propone di seguito anche il listato assemblato.

Line	$\operatorname{Addr}\ \#\#\ \operatorname{Code}$	Source
00001	0000	;***********
00002	0001	;** SOMMATORIA DEGLI ELEMENTI DI UN ARRAY
00003	0001	;***********
00004	0001	
00005	0001	$*=\$\mathrm{C}000$
00006	C000	
00007	C000	;***********
00008	C000	;** TOTALIZZATORE A 16 BIT
00009	C000	$\overline{\mathrm{SUM}} = FB$
00010	C000	

00011	C000	;***	********
00012	C000 2	D8 STAF	RT CLD ; MODO DECIMALE
00013	C001 2	18	$\operatorname{CLC}$ ; $\operatorname{CARRY} = 0$
00014	C002 2	A9 00	LDA #0
00015	C004 2	A8	TAY ; AZZERA L'INDICE
00016	C005 2	AA	TAX ; BYTE ALTO DEL TOTALIZZATORE
00017	$C006 \ 4*$	79 16 C0 LOOF	ADC ARRAY, Y ; ASSOLUTO IND. Y
00018	C009 2*	90 01	BCC NEXT ; SE C'E' CARRY, AGGIORNA X
00019	C00B 2	E8	INX ; INCREMENTA IL BYTE ALTO
00020	C00C 2	C8 NEXT	INY ; PROSSIMO ELEMENTO
00021	C00D 2	C0 0C	CPY #12
00022	C00F 2*	D0 F5	BNE LOOP
00023	C011 3	85 FB	STA SUM ; MEMORIZZA IL BYTE BASSO
00024	C013 3	86 FC	STX SUM+1 ; E QUELLO ALTO
00025	C015 6	60 EXIT	RTS
00026	C016	;***	********
00027	C016	;**	ARRAY DI BYTE:
00028	C016	79 B3 91 ARRA	AY BYTE \$79, \$B3, \$91, \$32, \$A0, \$27
00029	C01C	84 55 2B	BYTE $\$84$ , $\$55$ , $\$2B$ , $\$4E$ , $\$11$ , $\$CF$

## 5.4.2.5 Somma segnata (complemento a due).

Qui è doveroso invitare il lettore a riflettere su un aspetto fondamentale. Alcuni dei numeri esadecimali utilizzati negli esempi corrispondono a valori diversi a seconda che si interpretino come numeri senza segno o in complemento a due (ciò è del tutto trasparente per la CPU). In particolare, \$F069 rappresenta sia 61.542 che -3.994 e allo stesso modo \$AA55 è la rappresentazione sia di 43.605 che di -21.931, ma la ADC (unica istruzione prevista indistintamente per valori signed e unsigned) deve fornire il risultato corretto in qualsiasi caso. Dunque, la prima somma deve esprimere sia 61.542 + 21.930 = 83.472 che -3.994 + 21.930 = 17.396 ed in effetti questo è esattamente ciò che avviene, a meno del carry finale che - come ricordiamo - deve essere ignorato quando si sommano algebricamente valori in complemento a due. Il risultato, infatti, è sempre pari a \$4610 ma solo nel primo caso si dovrà tenere conto del carry per comporre l'effettivo valore a 17 bit, pari a \$14610. Il lettore è invitato a sperimentare con vari valori per gli operandi, usando opportunamente un monitor LM (a partire da quello disponibile in VICE<sup>11</sup>).

Per stimolare ulteriori riflessioni nel lettore, presentiamo una tabella comparativa delle rappresentazioni binarie su 8 bit. Si sottolinea ancora una volta come il bit più significativo MSB rappresenta il bit del segno in complemento a due:

Binario	Esadecimale	Decimale		
Dillario	Lisadecilliale	Naturale	Relativo	
0000 0000	0	0	0	
0000 0001	1	1	+1	
	• • •			
0111 1111	$7\mathrm{F}$	127	+127	
1000 0000	80	128	-128	
1000 0001	81	129	-127	
1111 1110	FE	254	-2	
1111 1111	FF	255	-1	

#### 5.4.2.6 Sottrazione a 16 bit.

Presentiamo un esempio di codice modulare per la sottrazione di valori a 16 bit. Le differenze rispetto al codice per la somma sono decisamente minime: in questo caso, il complemento del Carry indica il prestito (borrow). Per contro, l'eventuale Carry al termine della sottrazione non è significativo e lo sconfinamento viene in questo caso effettivamente gestito come overflow: tramite il flag V nel registro P.

<sup>&</sup>lt;sup>11</sup>Risulta possibile, e molto comodo, lanciare direttamente il progetto corrente da CBM Prg Studio nell'emulatore VICE. Prima di avviare il codice prodotto, tipicamente con una SYS 49152, è sufficiente invocare il monitor dall'ambiente VICE e digitare nella relativa finestra break \$C000. A questo punto si può tornare a Vice e lanciare il comando SYS: il breakpoint così impostato causerà l'apertura automatica della finestra del monitor. Si rimanda il lettore all'help in linea per qualsiasi ulteriore approfondimento.

Si noti che è stato predisposto un risultato a soli 16 bit: si lascia infatti come utile esercizio per il lettore il completamento del codice per la gestione del caso di overflow, usando opportunamente l'istruzione BVC.

Ovviamente valgono le medesime considerazioni fatte appena sopra riguardo al complemento a due e all'overflow (che qui sostituisce il carry finale), con una sostanziale differenza concettuale: la sottrazione a-b=d in condizioni normali non ha chiusura algebrica in  $\mathbb N$  quando  $a < b^{12}$ . Dunque, ad esempio, il risultato della prima sottrazione \$2269-\$7703 ovvero 8.809-30.467 sarà necessariamente negativo e quindi significativo solo se interpretato come complemento a due, anche se in questo caso ambedue gli operandi rappresentano sempre numeri positivi - quale che sia la rappresentazione inizialmente prescelta. Il lettore è caldamente invitato a sperimentare e fare esercizi con valori numerici diversi, calcolando manualmente in base decimale i risultati attesi in rappresentazione non segnata e in complemento a due, ponendo ogni volta attenzione alla presenza ed eventuale significatività di overflow tramite esecuzione in ambiente LM Monitor.

Line	Addr ##	Code	Source
$00001 \\ 00002$	$0000 \\ 0001$		;*************************************
00003	0001		;** 2 BYTE – VERSIONE MODULARIZZATA
00004	0001		;*********
00005	0001		
00006	0001		*=\$C000
00007	C000		
00008	C000		;********
00009	C000		;** COSTANTI DI ESEMPIO:
00010	C000		$\mathrm{ADD1} = \$2269$
00011	C000		$\mathrm{ADD2} = \$7703$
00012	C000		ADD3 = \$8000
00013	C000		$\mathrm{ADD4} = \$7\mathrm{FFF}$
00014	C000		
00015	C000		;*************************************
00016	C000	TO 0	START CLD DEFOCITAL HEAVOND PRIADIO
00017	C000 2	D8	CLD ; IMPOSTA IL MODO BINARIO
00018	C001		;** INIZIALIZZAZIONE DINAMICA
00019	C001	10.60	;** RES = ADD1 - ADD2
$00020 \\ 00021$	C001 2	A9 69 8D 44 C0	LDA # <add1 ;="" byte<br="" least="" significant="">STA OP1 ; INDIRIZZO PIU' BASSO</add1>
$00021 \\ 00022$	C003 4 C006 2	A9 22	LDA #>ADD1 ; MOST SIGNIFICANT BYTE
$00022 \\ 00023$	C008 4	8D 45 C0	STA OP1+1
00023 $00024$	C008 4 C00B	6D 45 C0	SIA OI 1+1
$00024 \\ 00025$	C00B 2	A9 03	LDA # <add2 ;="" come="" op2<="" per="" sopra,="" td=""></add2>
00026	C00D 4	8D 46 C0	STA OP2
$00020 \\ 00027$	C010 2	A9 77	LDA #>ADD2
00021	C010 2 C012 4	8D 47 C0	STA OP2+1
00029	C015 6	20 30 C0	JSR SUB 16 ; EFFETTUA LA PRIMA SOTTRAZIONE
00030	C018		
00031	C018		;** RES = ADD3 - ADD4
00032	C018 2	A9 00	LDA # <add3< td=""></add3<>
00033	C01A 4	8D 44 C0	STA OP1
00034	C01D 2	A9 80	$ ext{LDA}$ #> $ ext{ADD3}$
00035	C01F 4	8D 45 C0	STA OP1+1
00036	C022		
00037	C022 2	A9  FF	LDA # <add4< td=""></add4<>
00038	C024   4	8D 46 C0	STA OP2
00039	C027 2	A9 7F	LDA #>ADD4
00040	C029   4	8D 47 C0	STA OP2+1
00041	C02C 6	$20 \ 30 \ C0$	JSR SUB_16 ; EFFETTUA LA SECONDA SOTTRAZIONE
00042	C02F		
00043	C02F 6	60	RTS ; FINE LAVORO

 $<sup>^{12}</sup>$ Lapalissianamente, la condizione  $d \in \mathbb{N}$  equivale a  $d \geq 0$  e quindi sostituendo abbiamo  $a-b \geq 0$  da cui, sommando b ad ambo i membri, si ha che deve essere sempre  $a \geq b$  affinché la loro differenza sia un numero naturale, ossia intero non negativo. Per garantire incondizionatamente la chiusura algebrica rispetto alla sottrazione, occorre passare agli interi relativi  $\mathbb{Z}$ .

00044	C030				
00045	C030		;******	*****	******
00046	C030		;** SUBROU	TINE DI SOT	TRAZIONE 16 BIT,
00047	C030		;** CON RIS	SULTATO SU	2 BYTE
00048	C030		;******	*****	******
00049	C030 2	38	$SUB_16$	SEC	; AZZERA IL PRESTITO (C=1)
00050	C031 4	AD 44 C0		LDA OP1	; DIFFERENZA DEI DUE BYTE BASSI
00051	C034 4	ED 46 C0		SBC OP2	;
00052	C037 4	8D 48 C0		STA RES	; MEMORIZZA IL RISULTATO PARZIALE
00053	C03A 4	AD 45 C0		LDA OP1+1	; DIFFERENZA DEI DUE BYTE ALTI
00054	C03D 4	ED 47 C0		SBC OP2+1	;
00055	C040 4	8D 49 C0		STA RES+1	; AGGIORNA IL BYTE ALTO DELLA SOMMA
00056	C043 6	60	END	RTS	; FINE SUBROUTINE
00057	C044				
00058	C044		;******	*****	*****
00059	C044		;** VARIAI	BILI:	
00060	C044	00 00	OP1	WORD 0	; MINUENDO, 16 BIT
00061	C046	00 00	OP2	WORD 0	; SOTTRAENDO, 16 BIT
00062	C048	00 00	RES	WORD 0	; DIFFERENZA, 16 BIT

## 5.4.2.7 Aritmetica decimale (BCD).

Il Binary Coded Decimal (BCD) è un metodo antico, semplice ed economico per l'esecuzione di calcoli a precisione arbitraria, utilizzato spesso in ambito gestionale come alternativa alle ben più sofisticate implementazioni di floating point decimale<sup>13</sup> previste dallo standard IEEE 854-1987 [IEE87]. Si tratta inoltre di un formato che facilita grandemente la comunicazione tra sottosistemi: ad esempio è ancora fondamentale in ambito embedded per i protocolli inter-IC come la memorizzazione di formati data e ora in chip datario specializzati, o la comunicazione con unità display con logica a bordo, in quanto facilissimo da convertire in ASCII (come anche in PETSCII, nel nostro caso).

La tabella seguente illustra l'idea fondamentale alla base del Binary Coded Decimal: il sottoutilizzo della rappresentatività binaria. Infatti si usa una rappresentazione diretta di una cifra decimale sfruttando un nibble, realizzando così una codifica ridondante.

Decimale	BCD
0	0000
1	0001
2	0010
3	0011
4	0100
5	0101
6	0110
7	0111
8	1000
9	1001

Non vengono utilizzati gli altri 6 possibili codici binari. Questo implica un fattore di sottoutilizzo molto elevato: nel BCD «unpacked» si usano solo 4 bit su 8, lasciando inutilizzati ben 246 possibili codici. Nel packed BCD abbiamo invece due cifre decimali rappresentate dai due nibbles di un byte, che quindi può contenere valori compresi tra 0 e 99: il che esclude dall'utilizzo 156 codici. In tutti i casi abbiamo un'ampia ridondanza. La tabella seguente riassume tutti i 100 codici BCD validi per un byte: le colonne rappresentano il nibble basso.

<sup>13</sup> Telegraficamente, tale formato non soffre di alcuno dei problemi di arrotondamento e troncamento (con relative conseguenze sulla stabilità dei metodi numerici) che invece affliggono il floating point binario, assai più diffuso perché di più economica implementazione anche in hardware (ad esempio sui comuni PC mainstream e su tutte le architetture simili), soprattutto in riferimento alla versione precedente dello standard: IEEE 754-1985. Ad oggi implementazioni di FP decimale sono presenti come software in numerose librerie commerciali e compilatori, ma sono realizzate in hardware solo su processori di fascia altissima come gli IBM z9-z15 per il supercalcolo, vere e proprie astronavi al confronto degli storici precursori a 8 bit di cui trattiamo qui.

	0		2	3	4	ಬ	9	2	<b>%</b>	6
L	0000 0000	0 0000 0000 0000 0001	0000 0010	0000 0011	0000 0100	0000 0101	0000 0011   0000 0100   0000 0101   0000 0110   0000 0111   0000 1000   0000 1001	0000 0111	0000 1000	0000 1001
	0001 0000	0001 0000 0001 0001	0001 0010	0001 0010   0001 0011   0001 0100   0001 0101   0001 0110   0001 0111   0001 1000   0001 1001	0001 0100	0001 0101	0001 0110	0001 0111	0001 1000	0001 1001
	0010 0000	0010 0000 0010 0001	0010 0010	0010 0010   0010 0011   0010 0100   0010 0101   0010 0110   0010 0111   0010 1000   0010 1001	0010 0100	0010 0101	0010 0110	0010 0111	0010 1000	0010 1001
	3 0011 0000 0011 0001		0011 0010	0011 0010   0011 0011   0011 0100   0011 0101   0011 0101   0011 0110   0011 0111   0011 1000   0011 1001	0011 0100	0011 0101	0011 0110	0011 0111	0011 1000	0011 1001
	4 0100 0000	0100 0000 0100 0001	0100 0010	0100 0010   0100 0011   0100 0100   0100 0101   0100 0110   0100 0111   0100 1000   0100 1001	0100 0100	0100 0101	0100 0110	0100 0111	0100 1000	0100 1001
	5   0101 0000   0101 0001		0101 0010	0101 0010   0101 0011   0101 0100   0101 0101   0101 0101   0101 0111   0101 1000   0101 1001	0101 0100	0101 0101	0101 0110	0101 0111	0101 1000	0101 1001
	6 0110 0000 0110 0001		0110 0010	0110 0010   0110 0011   0110 0100   0110 0101   0110 0110   0110 0111   0110 1000   0110 1001	0110 0100	0110 0101	0110 0110	0110 0111	0110 1000	0110 1001
	0111 0000	0111 0000 0111 0001	0111 0010	0111 0010   0111 0011   0111 0100   0111 0101   0111 0110   0111 0111   0111 1000   0111 1001	0111 0100	0111 0101	0111 0110	0111 0111	0111 1000	0111 1001
	8   1000 0000   1000 0001	1000 0001	1000 0010	1000 0010   1000 0011   1000 0100   1000 0101   1000 0110   1000 0111   1000 1000	1000 0100	1000 0101	1000 0110	1000 0111	1000 1000	1000 1001
	9 1001 0000 1001 0001	1001 0001	1001 0010	1001 0010   1001 0011   1001 0100   1001 0101   1001 0110   1001 0111   1001 1000   1001 1001	1001 0100	1001 0101	1001 0110	1001 0111	1001 1000	1001 1001

La caratteristica fondamentale della codifica BCD, immediata ma non banale, diventa assolutamente evidente se esprimiamo  $in\ esadecimale$  un qualsiasi valore della tabella appena presentata.

Decimale	Binario	Esadecimale
25	0010 0101	25
39	0011 1001	39
61	0110 0001	61
84	1000 0100	84

Potremmo continuare per tutti i valori possibili, ma è ovvio che otterremmo sempre il medesimo risultato. I valori BCD espressi in esadecimale usano esattamente le medesime cifre, nel medesimo ordine, della loro

rappresentazione decimale! Ciò risulta estremamente comodo per il programmatore e per il software, anche se ovviamente introduce una ulteriore possibilità nell'interpretare i valori contenuti in un registro o in una qualsiasi cella di memoria. Ora possiamo infatti riprendere e completare la tabella già vista al paragrafo (5.4.2.5):

Binario	Esadecimale	Packed BCD	Deci	male
Dillario	Lisadecillate	l acked DOD	Naturale	Relativo
0000 0000	0	0	0	0
0000 0001	1	1	1	+1
0000 1001	9	9	9	+9
0000 1010	A	Proibito	10	+10
0111 1110	7E	Proibito	126	+126
0111 1111	7F	Proibito	127	+127
1000 0000	80	80	128	-128
1000 0001	81	81	129	-127
1001 1000	98	98	152	-104
1001 1001	99	99	153	-103
1001 1010	9A	Proibito	154	-102
1111 1110	FE	Proibito	254	-2
1111 1111	FF	Proibito	255	-1

Ovviamente ricade interamente sul programmatore la responsabilità dell'interpretazione dei vari possibili valori associati alla medesima combinazione di bit. Le CPU 65xx supportano il BCD con l'apposito flag D nel registro di stato P: quando è attivo, tale flag modifica il comportamento delle istruzioni ADC e SBC. Quando si sommano valori BCD, infatti, occorre impostare il carry al superamento del valore soglia \$99 e non \$FF<sup>14</sup>; allo stesso modo, in caso di sottrazione il carry segnala se si tenta di sottrarre un numero più grande da uno minore. Le operazioni segnate in BCD sono però più complesse rispetto all'uso del complemento a due, tanto che la via più pratica suggerita universalmente dalla letteratura generalista e suffragata dalla prassi di codifica consiste solitamente nell'eseguire le operazioni segnate in binario e successivamente convertire in BCD.

Somma 8+8 bit BCD. Il seguente frammento di codice esegue una somma BCD: si ricordi di impostare coerentemente i valori per le variabili da sommare, rispettando la tabella precedente. Il risultato dell'esempio dovrà essere 69 + 25 = 94, non già 69 + 25 = 88 come in modo binario!

```
;** Somma di due valori packed BCD
*=\$C000
;*************
                  ; Azzera il carry
Start
      CLC
      SED
                   ; Imposta il modo decimale BCD
      LDA OP1
                   ; Carica in A il primo addendo, OP1
      ADC OP2
                   ; Esegue la somma in A con OP2
      STA RES
                   ; Memorizza il risultato
;** La gestione del carry è lasciata come facile esercizio per il lettore
      CLD
                    Reimposta il modo binario
                    Fine lavoro
;*************
;** Variabili inizializzate
OP1 byte $69
OP2 byte $25
RES word 0
```

<sup>&</sup>lt;sup>14</sup>In particolare, la *normalizzazione* di un valore packed BCD si esegue sommando la costante 6 al valore eventualmente eccedente il 9, in modo da riportare nel range consentito le due cifre generando un riporto e azzerando la cifra corrente.

Conversione da BCD a PETSCII. Mostriamo ora con quale facilità sia possibile convertire in PETSCII delle cifre BCD packed, che d'altro canto è il caso relativamente più complesso (rispetto all'unpacked). L'esempio si riferisce ad una fittizia lettura in formato packed BCD da un generico chip datario che fornisce anno, mese, giorno, ora e minuti, che supponiamo caricati a monte in quest'ordine nelle locazioni del byte array RTS\_data. Si noti tra l'altro come viene utilizzato il registro X per salvare temporaneamente il valore (siamo costretti a modificare tale valore in A per isolare il nibble più significativo) e ripristinarlo al minor costo possibile<sup>15</sup>. Il codice seguente funzionerà come presentato su tutti i CBM/PET, per altre architetture sarà di norma necessario modificare il vettore per la routine Kernal CHROUT. Si noti che, per caricare i byte BCD dell'array, viene in questo caso utilizzato l'indirizzamento assoluto indicizzato Y: al solito, nella colonna del timing, un asterisco a seguito del costo in cicli indica che sono possibili penalità in caso di salto pagina, e per i branch indica inoltre la penalità aggiuntiva di un ciclo necessaria quando il salto condizionato viene effettivamente intrapreso.

Si noti inoltre che le CPU 65xx non dispongono di istruzioni di shift per un numero arbitrario di posizioni in una singola operazione, né della potente istruzione SWAP che scambia i due nibble di un registro: occorre quindi iterare quattro volte la LSR A, con un costo complessivo di ben 8 cicli macchina.

```
;*************
;** Conversione packed BCD->PETSCII
*=$C000
;** Routine KERNAL per stampa carattere
CHROUT = FFD2
LDY #0
               ; Ripete per 8 bit
Start
      LDA RTC data, Y
Loop
      TAX
               ; Salva temporaneamente il valore
      LSR A
               ; Isola il nibble alto
      LSR A
      LSR A
      LSR A
      ORA \# '0'
               ; Converte in PETSCII
      JSR CHROUT ; Visualizza cifra
      TXA
                Ripristina efficientemente il valore
      AND #$0F
                Isola il nibble basso
      ORA #'0'
                Converte in PETSCII
      JSR CHROUT
      INY
      CPY #$5
      BNE Loop
End
      RTS
:*************
;** Dati inizializzati di esempio:
RTC data
            byte $20, $2, $2, $20, $20
```

Si noti come la conversione ASCII avviene semplicemente aggiungendo una costante, in particolare il codice corrispondente a '0', ossia \$30. Tale addizione avviene in realtà con un OR logico, in quanto (in questo caso) le

<sup>&</sup>lt;sup>15</sup>La soluzione con uso del registro X (o Y), quando non necessario per altri scopi, occupa 2 byte ed ha un costo di 2 cicli per il salvataggio con TAX (risp. TAY) e altri 2 per il ripristino con TXA (risp. TYA). L'altro caso più favorevole, a parità di footprint in memoria, sarebbe quello in cui l'array risiede in pagina zero, dove una lettura indicizzata X avrebbe ugualmente un costo di 4 cicli: tuttavia lo spazio in pagina zero è notoriamente limitato sugli home.

Ricaricare il valore in A tramite una seconda lettura dall'indirizzo assoluto indicizzato Y avrebbe un costo pari a 4 o 5 cicli (la penalità si applica quando l'indirizzo appartiene ad una pagina diversa rispetto al PC corrispondente all'istruzione LDA addr16,Y) e soprattutto un footprint di 3 byte. L'uso dello stack, infine, avrebbe un costo complessivo di ben 7 cicli (3 per PHA e 4 per PLA) con un footprint ancora pari a 2 byte ed è quindi la soluzione più svantaggiosa, da usare solamente quando non vi è possibilità di fare diversamente. Si sottolinea nuovamente come buona parte del lavoro del programmatore Assembly consista proprio nel valutare razionalmente le forme alternative secondo il target specifico da perseguire (velocità, minimizzazione del footprint, disponibilità di memoria privilegiata...).

due operazioni sono equivalenti e non siamo interessati a sommare il riporto, come invece in altri casi analoghi di conversione. Riportiamo di seguito il listing completo:

Line	${\rm Addr}\ \#\#\ {\rm Code}$	Source
00001	0000	;********
00002	0001	;** CONVERSIONE PACKED BCD->PETSCII
00003	0001	;*********
00004	0001	
00005	0001	$*=\$\mathrm{C000}$
00006	C000	
00007	C000	;*********
00008	C000	;** ROUTINE KERNAL PER STAMPA CARATTERE
00009	C000	$\operatorname{CHROUT} = \$\operatorname{FFD2}$
00010	C000	
00011	C000	;*********
00012	C000 2 A0 00	START LDY $\#0$ ; RIPETE PER 8 BIT
00013	C002 4* B9 1D C	LOOP LDA RTC_DATA, Y
00014	C005 2 AA	TAX ; SALVA TEMPORANEAMENTE IL VALORE
00015	C006 2 4A	LSR A ; ISOLA IL NIBBLE ALTO
00016	C007 2 4A	LSR A
00017	C008 2 4A	LSR A
00018	C009 2 4A	LSR A
00019	C00A 2 09 30	ORA $\#$ '0'; CONVERTE IN PETSCII
00020	C00C 6 20 D2 F	JSR CHROUT ; VISUALIZZA CIFRA
00021	C00F	
00022	C00F 2 8A	TXA ; RIPRISTINA EFFICIENTEMENTE IL V
00023	C010 2 29 0F	AND $\#\$0F$ ; ISOLA IL NIBBLE BASSO
00024	C012 2 09 30	ORA $\#'0'$ ; CONVERTE IN PETSCII
00025	C014 6 20 D2 F	JSR CHROUT
00026	C017	
00027	C017 2 C8	INY
00028	C018 2 C0 05	CPY #\$5
00029	C01A 2* D0 E6	BNE LOOP
00030	C01C 6 60	END RTS
00031	C01D	;**********
00032	C01D	;** DATI INIZIALIZZATI
00033	C01D 20 02 0	$RTC\_DATA = BYTE \$20, \$2, \$2, \$20, \$20$


Riportiamo qui il segmento della tabella PETSCII di nostro interesse:

Dec	Hex	Simbolo
48	30	'0'
49	31	'1'
50	32	'2'
51	33	'3'
52	34	'4'
53	35	'5'
54	36	'6'
55	37	'7'
56	38	'8'
57	39	'9'

Conversione da BCD a decimale e viceversa. Data la natura introduttiva del corso, chiudiamo con un singolo esempio delle versioni più semplici dei classici algoritmi di conversione da BCD a decimale e viceversa<sup>16</sup>: si rimanda alla bibliografia per eventuali approfondimenti.

<sup>16</sup>L'esempio è sostanzialmente basato su due routine presentate in [Jon84], pagg. 129-130, a loro volta basate sui tradizionali algoritmi descritti in [Pea77, Knu73].

```
;** Esempi di conversione tra decimale e
;** BCD packed
;*************
   *=\$C000
;************
BinVal = FB
             ; Byte binario da convertire
BCDL
    = FC
                ; Cifra BCD meno significativa
BCDH
     = \$FD
                ; Cifra BCD più significativa
;*************
                ; Inizializza la variabile da convertire
Start
      LDA #157
      STA BinVal
      JSR Bin2BCD ; Converte da binario a BCD
      LDA #$74
      STA BCDL
      JSR BCD2Bin; Converte da due cifre packed BCD a binario
;*************
;** Subroutine di conversione 8 bit
;** binario->BCD
;*************
Bin2BCD LDA #0
                ; Azzera le variabili di output
      STA BCDL
      STA BCDH
      SED
                ; Imposta il flag Decimale
      LDY #8
                ; Ripete per gli 8 bit
      ASL BinVal ; MSB—>Carry
Loop
      LDA BCDL
                ; BCDL = BCDL + BCDL + Carry, in Decimal Mode
      ADC BCDL
      STA BCDL
      LDA BCDH
                ; Ripete per il byte alto
      ADC BCDH
      STA BCDH
      DEY
      BNE Loop
      CLD
      RTS
;*************
;** Subroutine di conversione 8 bit
;** BCD->binario
;************
BCD2Bin LDA #$80
               ; Imposta a 1 il MSB per la terminazione
      STA BinVal
UP
      LSR BCDL
                ; Divide per 2, LSB->Carry
      ROR BinVal ; Carry—>MSB di BinVal
      BCS Exit
                ; Terminatore raggiunto dopo 8 cicli
      LDA BCDL
                ; Corregge i valori non consentiti
                ; Bit 3 alto?
      AND #$8
      BEQ UP
                ; No, continua
```



## 5.4.3 Esempi aritmetici più avanzati.

Le CPU di cui discutiamo, e praticamente tutte quelle della medesima generazione, non dispongono di uno *stadio moltiplicatore*. Di conseguenza, praticamente tutti i sistemi progettati per l'uso domestico e office forniscono le necessarie routine sotto forma di firmware. Il maggiore svantaggio di tali routine è la loro genericità: essendo pensate per gestire la totalità dei casi, incluso il calcolo in virgola mobile, sono lente e ingombranti. Ma in realtà la quasi totalità dei calcoli può essere effettuata con numeri interi, o al limite in virgola fissa (*fixed point*, che è comunque un formato intero), e vi sono situazioni nelle quali è necessario saper implementare una moltiplicazione senza richiamare le routine del firmware.

## 5.4.3.1 Moltiplicazione (e divisione) per una costante.

Il caso più semplice è quello in cui si debba moltiplicare in modo hardcoded un valore a 8 bit per una (piccola) costante

Come abbiamo a più riprese ricordato, il valore di un numero binario non è altro che la somma di un piccolo numero di potenze del due: ad esempio,  $00011010b = 2^1 + 2^3 + 2^4$ . Risulta un esercizio piacevole e divertente per la sua grande semplicità verificare la distribuzione dei 256 possibili valori a 8 bit in funzione del numero di potenze del due necessarie ad esprimerne il valore, ossia del numero complessivo di bit alti che li caratterizzano. Il numero totale di valori esprimibili con n bit, come sappiamo, è dato dal numero di disposizioni con ripetizioni dei due simboli binari 0 e 1, ossia  $DR(2,n) = 2^n$ . Ma quanti sono tra questi i valori a n bit contenenti esattamente k bit pari a 1, con  $0 \le k \le n$ ? La risposta è data dal calcolo delle permutazioni con ripetizioni, espresso dal coefficiente multinomiale. Ne ricordiamo brevemente la definizione generale: si abbiano m interi non negativi  $k_1, \ldots, k_m$  (le occorrenze degli elementi considerati nell'insieme di base), non necessariamente distinti, con m > 1 e tali che  $k_1 + \ldots + k_m = n$  (ovvero, una partizione di n, a meno dell'ordine e di eventuali valori nulli). Vale quindi:

$${\begin{pmatrix} k_1 + k_2 + \dots + k_m \\ k_1, k_2, \dots, k_m \end{pmatrix}} \stackrel{\text{def}}{=} \frac{(k_1 + k_2 + \dots + k_m)!}{k_1! k_2! \dots k_m!} = \frac{n!}{\prod_{j=1}^m k_j!}$$
 (5.4.1)

Mnemonicamente, il coefficiente multinomiale non è che il rapporto tra il fattoriale della somma e il prodotto dei fattoriali delle occorrenze  $k_1...k_m$ . Nel nostro caso l'insieme di base consiste solamente dei due simboli binari, quindi m=2 e le relative occorrenze dello zero  $k_0$  e dell'uno  $k_1$  (usando opportunamente dei pedici mnemonici) sono complementari rispetto all'ampiezza della parola binaria considerata, essendo in particolare  $k_0 + k_1 = n \Rightarrow k_0 = n - k_1$ , il che in ultima analisi riduce la formula a:

$$\binom{k_0 + k_1}{k_0, k_1} = \frac{n!}{(n - k_1)!k_1!} = \binom{n}{k_1}$$
 (5.4.2)

Pertanto, per qualsiasi numero  $k_1$  di bit alti considerato tra 0 ed n, il relativo numero di valori espressi è dato semplicemente dal coefficiente binomiale della 5.4.2. Ad esempio, i valori a 8 bit contenenti esattamente 3 bit alti sono in totale  $\binom{8}{3} = 56$  ed è banale costruire la seguente tabella, in funzione di  $k_1$ :

Bit alti	Valori	Esempi
0	1	00000000
1	8	00000001,00000010,,10000000
2	28	00000011,00000101,,11000000
3	56	00000111,00001011,,11100000
4	70	00001111,00010111,,11110000
5	56	00011111,00101111,,11111000
6	28	00111111,01011111,,11111100
7	8	01111111, 101111111, , 111111110
8	1	11111111
Totale	256	

A questo punto appare con chiarezza che nella maggioranza dei casi  $(70 + 2 \cdot 56 = 182 \text{ su } 256$ , pari a circa il 71%) occorre sommare da tre a cinque potenze del due per esprimere un valore costante ampio un byte: ciò ha importanti conseguenze sul numero medio di istruzioni richiesto dall'esecuzione di moltiplicazioni e divisioni tramite shift e somme.

La tabella delle occorrenze dei bit alti evidenzia anche un altro aspetto: la sommatoria delle espressioni 5.4.2, per  $k_1$  che varia tra 0 e 8 compresi, è pari a  $2^8$ . Risulta immediato dimostrare che vale la generalizzazione di tale risultato:

$$2^{n} = \sum_{k=0}^{n} \binom{n}{k} \tag{5.4.3}$$

È sufficiente applicare la formula del binomio di Newton (o teorema binomiale), che qui ricordiamo senza dimostrarla:

$$(a+b)^n = \sum_{j=0}^n \binom{n}{j} a^{n-j} b^j$$
 (5.4.4)

Si ha quindi banalmente:

$$2^{n} = (1+1)^{n} = \sum_{k=0}^{n} \binom{n}{k} 1^{n-k} 1^{k} = \sum_{k=0}^{n} \binom{n}{k} \qquad \text{QED}$$

La vasta maggioranza dei matematici discreti e computazionali, come riportato anche da Donald E. Knuth [Knu97], concorda nel ritenere la 5.4.3 la formula più bella e significativa della combinatorica.

Il valore massimo assunto dalla moltiplicazione di due byte può essere espresso con 16 bit, in quanto si ha al caso peggiore  $255 \cdot 255 = 65.025 < 2^{16}$ : in generale, moltiplicando due parole binarie da n bit il risultato sarà sicuramente esprimibile con 2n bit, e la moltiplicazione di  $n \times m$  bit, con  $n \neq m$ , richiede un totale a m + n bit.

In quest'area, l'idioma Assembly probabilmente più semplice è quello che implementa il raddoppio di un valore a 16 bit, in questo caso residente ad un indirizzo assoluto di memoria. L'unico accorgimento è quello di usare una rotazione per il byte più significativo, in modo da fare «entrare» il carry della precedente operazione di shift come LSB. Ovviamente il codice che implementa la divisione per due è specularmente identico. Rimane ovviamente a carico del programmatore gestire ogni eventuale overflow: anche un semplice raddoppio, se il valore di partenza è superiore a 32.768, può essere fonte di problemi.

```
*=$C000
```

Start ASL OP1 ; Shift a sinistra , MSB—>Carry ROL OP1+1 ; Rotazione a sinistra , Carry—>LSB LSR OP2 ; Come sopra , ma divide per due ROR OP2+1

End RTS ; Fine lavoro

OP1 word \$255 OP2 word \$ACF0 Mostriamo ora, per chiudere l'argomento, come moltiplicare un valore a 8 bit per la costante  $9 = 2^0 + 2^3$ . Il risultato avrà 16 bit, ampiamente sufficienti a contenere agevolmente i 12 bit del massimo risultato possibile, pari a  $255 \cdot 9 = 2.295 = 1000 \ 1111 \ 0111b$ . Si noti come i valori caricati in OP1 siano scelti per poter testare esaustivamente ambedue i rami dell'albero di esecuzione: generando risultati che rispettivamente non richiedono e richiedono il salto relativo gestito da BCC Exit. Quando la densità di potenze del due nella costante moltiplicativa (o nel divisore per il caso simmetrico) aumenta, è ovviamente opportuno fare uso di loop<sup>17</sup>.

Line	$\operatorname{Addr}$	##	Со	de		Source			
00001	0000					*			**************************************
$00002 \\ 00003$	$0001 \\ 0001$					;** MOLTIF ;** TRAMIT			ER UNA COSTANTE
00003 $00004$	0001								******
00004	0001					,	4, 4, 4, 4, 4		
00006	0001						*=\$(	C000	
00007	C000								
00008	C000					;** MOLTIP	LICAN	IDO IN P	PAGINA ZERO, 8 BIT
00009	C000					OP1 = FB			
00010	C000								
00011	C000					· ·			*******
00012	C000		A9			START			; RISULTATO A 8 BIT
$00013 \\ 00014$	C002 C004		85	гв 16	CO		STA	MULTBY9	3
00014 $00015$	C004	U	20	10	CO		JOIL	MULTDIE	9
00016	C007	2	A9	61			LDA	#\$61	; OVERFLOW -> 9 BIT
00017	C009		85				STA		, 0,1242011 > 0 211
00018	C00B			16	C0			MULTBY9	9
00019	C00E								
00020	C00E		A9						; VALORE LIMITE
00021	C010		85				STA		
00022	C012	6	20	16	C0		JSR	MULTBY9	9
00023	C015	Ċ	CO			EMD	DITTO		
$00024 \\ 00025$	C015 C016	О	60			END	RTS	e de de de de de de de	
$00025 \\ 00026$	C016					,******	****	*****	******
00020 $00027$	C016					*******	****	******	******
00028	C016					,			TIPLICAZIONE PER 9
00029	C016								******
00030	C016	2	A9	00		MULTBY9	LDA	#\$0	; AZZERA IL BYTE ALTO
00031	C018	4	8D	36	C0		STA	RES+1	; DEL RISULTATO
00032	C01B		A5	FB			LDA		
00033	C01D		0A		<b>G</b> a		ASL		; MOLTIPLICA PER $8=2^3$
00034	C01E			36	CO			RES+1	;
00035	C021		0A	26	CO		ASL		;
$00036 \\ 00037$	C022 C025		0A	36	CU		ASL	RES+1	,
00037	C026			36	CO			RES+1	•
00039	C029		18	00	CO		CLC	T(LL)   I	; SOMMA IL VALORE INIZIALE
00040	C02A			FB			ADC	OP1	, some in the final internal
00041	C02C			35	C0			RES	; RES = $OP1*8 + OP1$
00042	C02F	2*	90	03				EXIT	; NO CARRY? ESCE
00043	C031			36	C0			RES+1	; AGGIORNA RES+1
00044	C034	6	60			EXIT	RTS		; FINE LAVORO
00045	C035					;******	****	*****	* * * * * * * * * * * * * * * * * * * *

<sup>&</sup>lt;sup>17</sup> Vale la pena di sottolineare nuovamente come nei sistemi embedded la prassi del codesign risulti fondamentale ai fini prestazionali e di pulizia del codice. In una vasta maggioranza di casi, si può pensare l'hardware in funzione della semplificazione di talune costanti moltiplicative utilizzate per la conversione di segnali digitalizzati da sensori e periferiche, ad esempio agendo opportunamente su un fattore di amplificazione in un front-end analogico o scegliendo riferimenti in tensione adeguati per i convertitori ADC, poiché queste operazioni aritmetiche sono legate al sample rate e in molti casi devono essere iterate molte migliaia di volte al secondo, rendendone critica l'efficienza. In altri casi è comunque possibile riscrivere le equazioni in modo da favorire l'uso di costanti espresse da singole potenze del due.

00046 C035 ;\*\* VARIABILE RISULTATO, 2 BYTE 00047 C035 00 00 RES WORD 0

## 5.4.3.2 Moltiplicazione (e divisione) 8x8 bit.

Le moltiplicazione di due byte in binario è relativamente semplice. I concetti dell'aritmetica decimale di Peano, appresi alle scuole elementari, rimangono pressoché invariati e sono piuttosto semplici da implementare tramite operazioni atomiche elementari: somme e scorrimenti. Ancora una volta, la strutturale semplicità del sistema binario semplifica in modo drastico lo scenario, consentendo una implementazione computazionale ragionevolmente semplice e lineare. La tabella di verità seguente mostra il funzionamento della moltiplicazione tra coppie di bit:

a	b	$a \cdot b$
0	0	0
0	1	0
1	0	0
1	1	1

Si può notare che trattasi sostanzialmente di una funzione logica AND. Possiamo anche riscrivere la tabella usando una condizione di indifferenza per il bit b:

a	b	$a \cdot b$
0	X	0
1	X	b

In sostanza, il valore di b viene mantenuto unicamente quando a=1 e questo si riflette in modo immediato sui totali parziali e sull'intera meccanica dell'operazione. Per evitare lunghe e dispendiose perifrasi, ci affidiamo ad un esempio:

(5)			1	0	1	×	MPD
(6)			1	1	0		MPR
			0	0	0		(0)
		1	0	1			(1)
	1	0	1				(1)
(30)	1	1	1	1	0		RES

L'evoluzione dei totali parziali, in sostanza, corrisponde con il core dell'intero algoritmo: poiché abbiamo solo due casi possibili (il totale parziale può essere unicamente nullo o identico al MPD, a meno degli scorrimenti), partecipano alla somma solo quei valori corrispondenti ad un bit alto del moltiplicatore.

Dopo avere preliminarmente posto a zero il risultato RES, ad ogni passo di una moltiplicazione di due parole binarie a n bit ciascuna (moltiplicazione  $n \times n$ ):

- 1. Si considera il bit i-esimo del moltiplicatore MPR, da destra a sinistra, a partire dal LSB (bit 0);
- 2. Se tale bit è pari a 1, si esegue la somma (a 2n bit) del moltiplicando MPD con il risultato RES;
- 3. Si fa scorrere di una posizione a sinistra il moltiplicando MPD, considerato come valore a 2n bit;
- 4. Si itera il procedimento ripartendo dal punto 1 e considerando il bit successivo i+1 (a sinistra dell'attuale) di MPR, fino al raggiungimento del bit n-1.

Il codice sorgente dell'implementazione si potrebbe in prima istanza configurare come segue. Fa uso di una variabile ausiliaria che viene impiegata come byte alto del moltiplicando, per gestirne gli scorrimenti senza overflow:

```
; ** Moltiplicazione 8x8 bit,
;** risultato a 2 byte
;************
   *=\$C000
;*************
Mult8x8 LDA #0
                     ; Azzera il risultato e la variabile
       STA MPDH
       STA Res
                     ; ausiliaria.
       STA Res+1
       LDX #8
                     ; Ripete per 8 bit
Mult
       LSR MPR
                     ; Scorrimento a destra, LSB->Carry
       BCC NoSum
                     ; Se il LSB era basso, procede oltre
       CLC
                     Res = Res + MPD
       LDA Res
       ADC MPD
       STA Res
       LDA Res + 1
       ADC MPDH
       STA Res+1
NoSum
       ASL MPD
                     ; Sposta il MSB nel Carry
       ROL MPDH
                     ; Carry—>LSB di MPDH
       DEX
       BNE Mult
End
       RTS
;*************
;** Variabili inizializzate
;** Moltiplicando, 8 bit
MPD byte 15
;** Moltiplicatore, 8 bit
MPR byte 6
;** Risultato, 16 bit
Res word 0
;** Estensione a 16 bit di MPD
MPDH = FB
```

Il codice appena presentato è quello che probabilmente sarebbe stato prodotto da un programmatore HLL dopo avere letto la procedura illustrata in un qualsiasi testo di aritmetica digitale. Ha il pregio di una immediata leggibilità e si tratta di una implementazione sostanzialmente corretta, ma è ampiamente migliorabile, come mostra il sorgente che segue.

Line	Addr ## Code	Source
00001	0000	;************
00002	0001	;** MOLTIPLICAZIONE 8X8 BIT,
00003	0001	;** RISULTATO A 2 BYTE
00004	0001	;** VERSIONE MIGLIORATA
00005	0001	;***********
00006	0001	
00007	0001	*=\$C000
00008	C000	
00009	C000	;***********

```
00010
      C000
                         ;* MOLTIPLICANDO, 8 BIT
00011
      C000
                         MPD
                                   = $FB
      C000
                         ; * MOLTIPLICATORE, 8 BIT
00012
00013
      C000
                         MPR.
                                   = FC
                         ;* RISULTATO, 16 BIT
00014
      C000
00015
      C000
                         RES
                                    = FD
00016
      C000
00017
      C000
                         00018
      C000 2
              A9 0C
                                              ; RES = 12 X 7
                         START
                                   LDA #12
00019
      C002 3
              85 FB
                                   STA MPD
00020
      C004 2
              A9 07
                                   LDA #7
00021
      C006 3
              85 FC
                                   STA MPR
              20 22 C0
00022
      C008
           6
                                    JSR MULT8X8
00023
      C00B
00024
      C00B 2
              A9 99
                                   LDA #$99
                                              ; RES = 153 \times 10
00025
      C00D 3
              85 FB
                                   STA MPD
      C00F 2
              A9 0A
                                   LDA #$0A
00026
00027
      C011 3
              85 FC
                                   STA MPR
00028
      C013 6
              20 22 C0
                                    JSR MULT8X8
00029
      C016
      C016 2
00030
              A9 FF
                                   LDA #$FF
                                              ; RES = 255 \times 255
00031
      C018 3
              85 FB
                                   STA MPD
00032
      C01A 2
              A9 FF
                                   LDA #$FF
      C01C 3
00033
              85 FC
                                   STA MPR
              20 22 C0
00034
      C01E 6
                                    JSR MULT8X8
00035
      C021
00036
      C021 6
              60
                         END
                                   RTS
00037
      C022
                         00038
      C022
00039
      C022
                         :************
      C022
00040
                         ;** SUBROUTINE DI MOLTIPLICAZIONE 8X8
00041
      C022
                         00042
      C022 2
              A9 00
                         MULT8X8
                                   LDA #0
                                              ; AZZERA IL RISULTATO
                                   STA RES
00043
      C024 3
              85 FD
      C026 3
                                   STA RES+1
00044
              85 FE
      C028 2
                                              ; RIPETE 8 VOLTE
00045
              A2 08
                                   LDX #8
00046
      C02A
00047
      C02A 5
              46 FC
                         MULT
                                   LSR MPR
                                              ; SCORRE MPR
                                   BCC NOSUM
00048
      C02C 2* 90 03
00049
      C02E
00050
      C02E 2
                                   CLC
                                               ; LASCIA IL PARZIALE IN A
              18
      C02F 3
00051
              65 FB
                                   ADC MPD
00052
      C031
      C031 2
                         NOSUM
                                   ROR A
                                              ; SCORRE IL RISULTATO
00053
              6A
      C032 5
              66 FD
                                   ROR RES
00054
00055
      C034
      C034 2
                                   DEX
00056
              CA
00057
      C035 2* D0 F3
                                   BNE MULT
00058
      C037
00059
      C037 3
              85 FE
                                   STA RES+1
      C039
              60
                         EXIT
00060
           6
                                   RTS
00061
      C03A
                         ;*************
```

L'ottimizzazione rispetto alla versione «ingenua» è palese, sebbene l'algoritmo sotteso sia invariato: iterazione di una somma condizionata avente di volta in volta per addendi il valore del moltiplicando e il precedente risultato parziale. Come già visto in altri esempi precedenti, si utilizza l'Accumulatore per contenere il byte alto del risultato parziale, e l'effetto degli scorrimenti a *sinistra* dei risultati parziali stessi viene ottenuto equivalentemente (ma in maniera più efficiente) facendo invece scorrere a *destra* ad ogni iterazione i due byte del risultato parziale, rispettivamente A e Res. Ne risulta un codice più veloce e più compatto.

Il lettore tragga le dovute conclusioni dalla comparazione tra i due approcci all'algoritmo e rifletta sulla forma mentis da raggiungere per creare codice efficiente in Assembly.

I principi operativi di moltiplicazioni con diverse ampiezze degli operandi (es.  $16 \times 8$ , che come già illustrato richiederà un risultato a 16+8=24 bit) e della divisione (che procede parimenti per sottrazioni e scorrimenti) sono del tutto identici a quelli fin qui illustrati. Proponiamo quindi un ultimo esempio, questa volta una divisione 8x8, sempre con organizzazione modulare.

Line	Addr	##	Со	de		Source		
00001	0000					;*******	*****	******
00002	0001						ONE 8X8 BIT	
00003	0001						ATO A 1 BYT	
00004	0001							******
00005	0001					,		
00006	0001						*=\$C000	
00007	C000						,	
00008	C000					:*******	*****	******
00009	C000					;* DIVIDENI		
00010	C000					OP1 = FB		
00011	C000					;* DIVISOR		
00012	C000					OP2 = FC	_,	
00013	C000					; * QUOZIEN	TE 8 BIT	
00014	C000					QUOT = FD		
00011	C000					\$001 VID		
00016	C000					*******	* * * * * * * * * * *	******
00017	C000	2	A 9	79		START	LDA #121	
00018	C002			FB		SIIICI	STA OP1	
00019	C004			07			LDA #7	
00013	C006			FC			STA OP2	
$00020 \\ 00021$	C008			17	CO		JSR DIV8X8	2
$00021 \\ 00022$	C00B	U	20	11	CO		5510 D1 V 0210	,
00022	C00B	2	ΔΩ	99			LDA #\$99	
00023 $00024$	C00D			FB			STA OP1	
00024 $00025$	C00F			0A			LDA #\$0A	
00026	C011			FC			STA OP2	
$00020 \\ 00027$	C011			17	CO		JSR DIV8X8	2
00021	C016	U	20	11	CO		5510 D1 V 0210	,
00028 $00029$	C016	6	60			END	RTS	
00029 $00030$	C010	U	00					******
$00030 \\ 00031$	C017					, * * * * * * * * * * *	****	` ጥ ጥ ጥ ጥ ጥ ጥ ጥ ጥ ጥ ጥ ጥ ጥ ጥ ጥ ጥ ጥ ጥ
$00031 \\ 00032$	C017					• 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4 4	****	
00032 $00033$	C017					*	TINE DI DIV	**************************************
00033	C017							
$00034 \\ 00035$	C017	2	ΛΩ	00		DIV8X8	LDA #0	*********
00036	C017			08		DIVOAG	LDY #8	; RIPETE 8 VOLTE
$00030 \\ 00037$	C019	4	AU	00			LD1 #6	, RHEIE 6 VOLIE
00037	C01B	ĸ	06	FB		UP	ASL OP1	; SCORRE IL DIVIDENDO
00038 $00039$	C01D		2A	гр		UF	ROL A	; NELL'ACCUMULATORE
00039	C01E			FC			CMP OP2	; CONFRONTA COL DIVISORE
				02				; SE TROPPO GRANDE, NON SOTTRAE
00041	C020 $C022$	∠*	90	UΖ			BCC DOWN	; SE IROPPO GRANDE, NON SOTTRAE
00042		ก	T7E	EΩ			CDC OD0	; EFFETTUA LA SOTTRAZIONE
00043	C022			FC		DOM/N	SBC OP2	· · · · · · · · · · · · · · · · · · ·
00044	C024			FD		DOWN	ROL QUOT DEY	; SPOSTA IL CARRY NEL QUOZIENTE
00045	C026		88 D0	Ευ			DEY BNE UP	
00046	C027 $C029$	∠*	טע	$\Gamma Z$			DNE UP	
00047		c	60			EVIT	ртс	
00048	C029	O	60			EXIT	RTS	
00049	C02A					,******	*****	************************************

Per gli scopi e i limiti di un corso introduttivo, si può così considerare esaurito l'argomento delle routine aritmetiche. Si rimanda ai testi in bibliografia per eventuali approfondimenti.

## 5.4.4 Istruzioni logiche e conversioni.

Lavorare in Assembly significa anche e soprattutto operare sui bit. Questo genere di operazione può essere familiare per alcuni programmatori in C abituati ad utilizzare gli operatori bitwise, ma generalmente risulta oscuro per chi lavora con la maggioranza dei linguaggi HLL. Che si tratti di configurare i registri di un chip periferico, estrarre il valore di un bit in un registro o emulare un protocollo seriale in bitbang (ovvero serializzando opportunamente un byte, un bit alla volta), è uno skill essenziale per un programmatore Assembly saper eseguire senza errori le operazioni fondamentali sui bit di un registro:

Set: impostazione a 1;Reset: azzeramento;Toggle: inversione;

Test: isolamento e controllo di un singolo bit in posizione arbitraria.

## 5.4.4.1 Operazioni logiche fondamentali.

Si rimanda il lettore alle tabelle di verità delle funzioni logiche già presentate nella parte introduttiva. Gli idiomi fondamentali sono concentrati nel seguente esempio, da seguire (come gli altri) con un monitor LM, nel quale si apprezza appieno la comodità di poter usare direttamente valori binari per le maschere, ossia le costanti impiegate per le operazioni logiche:

```
*=\$C000
        LDA #%00101111
Start
        AND \#\%00000100; Si isola il bit 2
        ORA \#\%11000000; Imposta i bit 7 e 6
        EOR \#\%00000100; Inverte il bit 2
        EOR \#\%00000100; Inverte nuovamente il bit 2
        LDA #%00010011
        AND \#\%001000000; Isola il bit 5
        BNE NotZero
                        ; Se il bit 5 è alto, effettua il salto
        LDA #$4F
                        ; Se il bit 5 era nullo, A<-$4F
NotZero AND #$0F
                        ; Isola il nibble basso, come già visto
        LDA #$A5
        AND #$F0
                        ; Isola il nibble alto
        LDA #$CD
        AND \#\%01010101; Isola i bit di posto pari
End
        RTS
```

Tra le operazioni logiche occorre menzionare anche l'istruzione BIT, che esegue un AND implicito senza salvarne il risultato ma impostando i flag di conseguenza (in particolare il flag di zero), e quindi fa uso di maschere AND. Tuttavia, tale istruzione presenta numerose peculiarità e, soprattutto, può utilizzare solo due modi di indirizzamento (pagina zero e assoluto, rispettivamente con costo di 3 e 4 cicli) il che ne limita fortemente l'uso.

#### 5.4.4.2 Scorrimenti e rotazioni.

Come già a più riprese accennato, le istruzioni di rotazione e scorrimento sono borderline tra logica e aritmetica (due campi spesso ampiamente sovrapposti in matematica discreta e computazionale). Abbiamo già accennato al loro utilizzo aritmetico, in particolare per divisioni e moltiplicazioni: vediamo un altro caso tipico in questa sezione specifica. La combinazione tra estrazione sequenziale dei bit tramite rotazione e isolamento dei nibble con maschere AND è di fondamentale utilità nelle routine di conversione di base e visualizzazione.

Visualizzazione di un byte in binario. L'esempio più classico ci consente di visualizzare il valore binario di una locazione arbitraria di memoria. In questo caso, si fa uso di un buffer in pagina zero per rendere più efficienti gli scorrimenti in-place e la somma in accumulatore col valore ASCII/PETSCII di '0', che rende stampabile il singolo bit 0 o 1:

Line	Addr ## Code	Source
00001	0000	;*********
00002	0001	;** VISUALIZZA UN BYTE IN BINARIO
00003	0001	;*********
00004	0001	
00005	0001	$*=\$\mathrm{C}000$
00006	C000	
00007	C000	;** ROUTINE KERNAL PER STAMPA CARATTERE
00008	C000	CHROUT = \$FFD2
00009	C000	;** LOCAZIONE DI MEMORIA DA VISUALIZZARE
00010	C000	MEMORY = \$AA24
00011	C000	;** BUFFER IN PAGINA ZERO
00012	C000	$\stackrel{'}{ m BUFFER} = \${ m FB}$
00013	C000	
00014	C000	;*********
00015	C000 4 AD 24 AA	DISPBIN LDA MEMORY; COPIA IL CONTENUTO DELLA CELL
00016	C003 3 85 FB	STA BUFFER ; IN UN BUFFER DI PAGINA ZERO
00017	C005 2 A0 08	LDY #8 ; RIPETE PER GLI 8 BIT
00018	C007	11 /
00019	C007 2 A9 00	LOOP LDA #0 ; PREPARA L'ACCUMULATORE
00020	C009 5 26 FB	ROL BUFFER ; MSB->CARRY
00021	C00B 2 69 30	ADC #\$30 ; CONVERTE IN PETSCII
00022	C00D 6 20 D2 FF	JSR CHROUT ; VISUALIZZA IL BIT
00023	C010 2 88	DEY
00024	C011 2* D0 F4	BNE LOOP
00025	C013 6 60	END RTS
00026	C014	;********

Visualizzazione in esadecimale. Come ulteriore esempio presentiamo conversione da binario (1 byte) a due cifre esadecimali. Scegliamo però una implementazione più sofisticata, che ci consente di illustrare una tecnica universale la quale (al costo di una certa occupazione di memoria) offre i tempi di esecuzione in assoluto migliori rispetto a qualsiasi sequenza di istruzioni Assembly: la tabella di lookup (LUT: Look-Up Table). Quando i valori da convertire sono in numero ragionevole, tipicamente meno di 256 byte (limite indirizzabile con un singolo registro indice), si può tabulare una qualsiasi funzione arbitraria  $f: \mathbb{N} \to \mathbb{N}$  usando un semplice array.

```
;*************
;** Visualizza un byte in esadecimale
;*************
     *=$C000
;** Routine KERNAL per stampa carattere
CHROUT = \$FFD2
;*************
     LDA #$A9
Start
     JSR Bin2Hex
     LDA #$82
     JSR Bin2Hex
     LDA #$F0
     JSR Bin2Hex
Exit
     RTS
;*************
;** Subroutine di conversione in HEX
```

```
;** tramite LUT
; Salva temporaneamente il valore
Bin2Hex TAX
       LSR A
                      ; Isola il nibble alto
       LSR A
                      ; e lo sposta nel nibble basso
       LSR A
       LSR A
       TAY
                      ; Carica il valore in Y
       LDA HEX LUT, Y; A = HEX LUT[Y]
        JSR CHROUT
       TXA
                      ; Ripristina efficientemente il valore
       AND #$0F
                      ; Isola il nibble basso
       TAY
       LDA HEX LUT, Y
        JSR CHROUT
End
       RTS
;*************
;** Tabella di lookup
HEX_LUT byte '0', '1', '2', '3', '4', '5', '6', '7' byte '8', '9', 'A', 'B', 'C', 'D', 'E', 'F'
```

Come si vede, la tabella è semplicissima così come il suo utilizzo: il dato da convertire, opportunamente condizionato (in questo caso sappiamo che non può superare il valore binario 1111b ossia 15 in decimale), viene <u>usato direttamente come indice!</u> Così con un singolo accesso indicizzato<sup>18</sup> la nostra LUT è in grado di restituire direttamente il carattere ASCII/PETSCII corrispondente a ciascuno dei sedici possibili valori di un nibble binario (4 bit), ossia una singola cifra esadecimale. Nessuna possibile sequenza di istruzioni della ISA è in grado di fornire un risultato anche solo comparabile in termini di costo in cicli: senza scendere nei dettagli, le soluzioni classiche ubique in letteratura (es. [Jon84, Lev86]) impiegano almeno un salto condizionato (idealmente concepito per eseguire il salto in 6 casi su 16 ovvero nel 37,5% dei casi, ma spesso la scelta effettuata è invece quella statisticamente più svantaggiosa) e richiedono un minimo best case di 14 cicli per ogni singola cifra esadecimale (RTS incluso, anche se è possibile ristrutturare la subroutine in modo da operare direttamente su due cifre, comprimendo un po' i costi). Riportiamo anche il listing completo, per comodità del lettore.

Line	Addr ##	Code	Source	
$00001 \\ 00002 \\ 00003 \\ 00004$	0000 0001 0001 0001		;** VISUAI	**************************************
$00005 \\ 00006$	0001 C000			*=\$C000
$00007 \\ 00008$	C000 C000		;** ROUTIN	E KERNAL PER STAMPA CARATTERE  = \$FFD2
00009	C000			
00010	C000			**********
00011		A9 A9	START	LDA #\$A9
00012	C002 6	20 10 C0		JSR BIN2HEX
00013	C005			
00014	C005 2	A9 82		LDA #\$82
00015	C007 6	20 10 C0		JSR BIN2HEX
00016	C00A			
00017		A9 F0		LDA #\$F0
00018	C00C 6	20 10 C0		JSR BIN2HEX
00019	C00F	20 10 00		SSIC BECZIER
		0.0	DMI	DEC
00020	C00F 6	60	EXIT	RTS
00021	C010		;******	**********

 $<sup>^{18}</sup>$ In questo caso dimostrativo sono necessari 4 cicli (5 worst case) usando la modalità di indirizzamento assoluto indicizzato Y, al costo di tre byte in memoria.

```
00022
       C010
00023
       C010
                           :** SUBROUTINE DI CONVERSIONE IN HEX
       C010
00024
00025
       C010
                           ; ** TRAMITE LUT
00026
       C010
                                                     ; SALVA TEMPORANEAMENTE IL VAL
00027
       C010 2
                           BIN2HEX
                                      TAX
               AA
00028
       C011 2
               4A
                                      LSR A
                                                      ISOLA IL NIBBLE ALTO
       C012 2
                                                      E LO SPOSTA NEL NIBBLE BASSO
00029
               4A
                                      LSR A
00030
       C013 2
                                      LSR A
               4A
00031
       C014 2
               4A
                                      LSR A
                                                      CARICA IL VALORE IN Y
00032
       C015 2
               A8
                                      TAY
       C016 4*
               B9 27 C0
                                      LDA HEX LUT,Y; A = HEX LUT[Y]
00033
               20 D2 FF
                                      JSR CHROUT
00034
       C019 6
00035
       C01C
                                                     ; RIPRISTINA EFFICIENTEMENTE I
00036
       C01C 2
               8A
                                      TXA
                                      AND \#\$0F
       C01D 2
00037
               29 	ext{ OF}
                                                     ; ISOLA IL NIBBLE BASSO
                                      TAY
00038
       C01F 2
               A8
00039
       C020 4*
               B9 27 C0
                                      LDA HEX LUT, Y
00040
       C023 6
               20 D2 FF
                                      JSR CHROUT
00041
       C026
00042
       C026 6
               60
                          END
                                      RTS
00043
       C027
                           :***********
00044
       C027
                           ;** TABELLA DI LOOKUP
                                                1,
                                                      ^{,}2 ^{,}
                                                           ^{,}3 ^{,}
                                                                ^{\prime}4 ^{\prime} ,
                                      BYTE '0',
       C027
00045
               30 31 32
                          HEX LUT
                                      BYTE '8', '9', 'A', 'B', 'C',
00046
       C02F
               38 39 41
```

## 5.4.4.3 Funzione di parità e dintorni.

Riproponiamo, per comodità del lettore, la tabella completa delle funzioni logiche di due variabili, ossia  $f: \{0,1\}^2 \to \{0,1\}$ :

	A	B	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
0	0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
1	0	1	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
2	1	0	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
3	1	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1

Osserviamo sotto una diversa luce l'aggregato dei bit A e B in ingresso, sempre considerati come una singola variabile intera tale che B è il bit meno significativo LSB (ossia il più a destra), e classifichiamone i valori in base al numero di bit pari a 1 presenti:

A	B	Bit alti	
0	0	0	Pari
0	1	1	Dispari
1	0	1	Dispari
1	1	2	Pari

Nella colonna più a destra abbiamo semplicemente specificato se il numero di bit alti è pari<sup>19</sup> o dispari. Tra le sedici funzioni elencate nella tabella combinatoria completa, abbiamo evidenziato quella particolare funzione detta «di parità» che espone la proprietà seguente: f(n)=1 se e solo se il numero di bit nella variabile booleana di ingresso è dispari. Si tratta in realtà della funzione già nota ai lettori come XOR: non a caso, una definizione alternativa della funzione è A XOR B o  $A \oplus B^{20}$ .

Oltre alla funzione di parità propriamente detta, in informatica si fa uso anche della sua simmetrica ovvero negata, codificata alla posizione 9 nella nostra tabella. Si hanno quindi due definizioni di parità: «parità pari»

 $<sup>^{-19}</sup>$ Ricordiamo che secondo la moderna definizione universalmente accettata in matematica discreta, un numero naturale si dice pari se è un multiplo di due, il che include anche lo zero.

<sup>&</sup>lt;sup>20</sup>Tale notazione risulta ovviamente generalizzabile alle funzioni di più variabili, con vettore binario in ingresso di generica dimensione k, ovvero  $f: \{0,1\}^k \to \{0,1\}$ , come  $f(n) = n_0 \oplus n_1 \oplus \ldots \oplus n_{k-1}$ 

e «parità dispari» (ben note a chiunque abbia mai configurato una porta seriale RS232!) che possono forse confondere il lettore. Se ne suggerisce una definizione facilmente memorizzabile, che dovrebbe sgombrare il campo dalle potenziali ambiguità:

Parità pari - si contano i bit pari a 1 nel vettore di ingresso dato (tipicamente 7 bit, per ragioni storiche, ma l'ampiezza non ha alcun limite teorico e può aggregare più bytes). Se tale numero è dispari, si pone a 1 il bit di parità: in questo modo, il numero complessivo di bit alti (incluso quello di parità!) sarà pari, in accordo con la denominazione. Coincide con la funzione di parità definita appena sopra.

Parità dispari - funziona in modo complementare alla precedente. Si contano ancora i bit pari a 1 nel vettore di ingresso dato. Se tale numero è pari, si pone a 1 il bit di parità: in questo modo, il numero complessivo di bit alti (incluso quello di parità!) sarà dispari - di nuovo, in accordo con la denominazione.

Questa funzione assume rilevanza nelle prime fasi della telematica e del controllo seriale: essendo relativamente efficiente da calcolare<sup>21</sup> e richiedendo un solo bit, tale funzione può essere utilizzata per un primitivo controllo di correttezza, sebbene non abbia la capacità di correggere gli errori come invece i codici Hamming e altri analoghi. Inoltre molte architetture (specialmente mainframe) tra gli anni Sessanta e Ottanta fanno uso di un bit di parità associato a ciascuna parola di memoria.

Quasi tutte le architetture home sono dotate di chip seriali con controllo di parità incorporato: tuttavia, vale la pena di conoscere gli algoritmi relativi. Soluzioni hardware a parte, il metodo software in assoluto più efficiente per il calcolo della parità consiste nell'uso di una LUT come appena visto al paragrafo (5.4.4.2), in questo caso con 256 locazioni, il massimo indirizzabile tramite uno dei registri indice X o Y della CPU: il codice necessario si discosta di pochissimo da quello già visto per la conversione in esadecimale (e ciò vale in generale per l'uso di qualsiasi LUT di dimensioni ragionevoli) e non viene qui riproposto. Tuttavia, l'uso di una LUT di tale dimensione su un home computer non è sempre fattibile: ecco quindi che conviene ragionare ancora sulle proprietà dello XOR per elaborare una soluzione intermedia, che non richieda ingenuamente otto (sette) operazioni per byte<sup>22</sup> né una LUT con 256 locazioni, ma faccia un uso bilanciato di una LUT a 16 locazioni e di un minimo di elaborazione, in tempo costante O(1) anche se subottimale rispetto all'uso di una LUT completa.

Se scriviamo per esteso la funzione di parità P() di un byte<sup>23</sup> come catena di XOR, usando la normale codifica posizionale dei bit decrescente verso destra, avremo:

$$P(B) = b_7 \oplus b_6 \oplus b_5 \oplus b_4 \oplus b_3 \oplus b_2 \oplus b_1 \oplus b_0$$

Sappiamo che l'algebra booleana gode delle proprietà commutativa e associativa, il che ci consente di riscrivere la sequenza come più ci fa comodo, e in particolare come segue:

$$P(B) = (b_7 \oplus b_3) \oplus (b_6 \oplus b_2) \oplus (b_5 \oplus b_1) \oplus (b_4 \oplus b_0)$$

In questo modo, di fatto, stiamo prima effettuando uno XOR tra i due nibble e poi sommando i risultati intermedi. Tre brevissime considerazioni di passaggio:

- 1. Tale procedimento è facilmente generalizzabile ad una qualsiasi ampiezza di parola n=2k, accoppiando gli XOR  $b_i \oplus b_j$  in modo tale che valga i=j+k (con  $n \le i \le k$ ,  $k < j \le 0$ ) per i pedici e quindi per le posizioni dei bit. Quindi risulta portabile anche su CPU modernissime, a 64 e 128 bit, magari estendendo la LUT a 256 entries.
- 2. Il procedimento è chiaramente applicabile in modo ricorsivo. In effetti, si tratta di un esempio fondamentale del concetto chiave di  $raddoppio\ ricorsivo$ , fondamentale in ogni forma (anche elementare) di parallelizzazione. Dal momento che, dando la priorità alle operazioni tra parentesi, il numero di bit si dimezza ad ogni passaggio, si avrà in definitiva una prestazione in  $O(\log n)$ .
- 3. In realtà, è possibile applicare un qualsiasi schema di ordinamento dei bit, in particolare su varie classi di CPU è molto usato quello detto «a pettine» che consiste semplicemente nell'accoppiare gli indici dispari e pari immediatamente adiacenti, i.e. 7 e 6, 5 e 4 e così via, il che può essere ottenuto molto semplicemente ed efficientemente effettuando uno XOR tra il valore originale e il medesimo valore dopo uno scorrimento (a destra, per fissare le idee) di una posizione, mascherando poi con un AND i bit non rilevanti. Esempio su 8 bit, dove  $\wedge$  indica l'AND, x una condizione di indifferenza e  $b_{i,i-1}$  il risultato dello XOR dei bit

<sup>&</sup>lt;sup>21</sup>La funzione di parità è implementata fin dagli albori dell'elettronica digitale in appositi chip TTL, utilizzabili anche per la gestione del bit di parità nella scrittura e lettura da memorie RAM, in alcune CPU di fascia superiore (specialmente nelle architetture dotate di cache) e praticamente in tutti gli adattatori di interfaccia seriale (UART e affini).

 $<sup>^{22}</sup>$ Sono possibili soluzioni alternative, sempre basate su loop, in  $O(\log n)$  .

<sup>&</sup>lt;sup>23</sup>A rigore, in ambito seriale la parità si riferisce a 7 bit con il MSB sempre nullo, ossia l'originale codifica ASCII-7.

adiacenti di posto  $i \in i-1$ , con  $0 < i \le 7$ :

L'algoritmo proposto consiste invece, semplicemente, nell'applicare un primo XOR tra i due nibble alto e basso (purtroppo come già detto penalizzato su 65xx dalla mancanza di istruzioni atomiche per l'isolamento del nibble alto con swap o shift atomico di quattro posizioni) per ridurre il byte iniziale ad un singolo nibble equivalente dal punto di vista della parità, del quale poi si ricava direttamente la parità stessa tramite una LUT a 16 entries. Oltre ad essere un buon pretesto didattico, questa soluzione costituisce un esempio di compromesso accettabile tra utilizzo di spazio e velocità di esecuzione, emblematico di numerose situazioni analoghe che si presentano realmente sugli home computer, richiedendo decisioni di progetto ponderate e buona capacità algoritmica prima che implementativa.

Line	Addr ##	Co	de		Source							
00001	0000				;******	*****	*****					
00002	0001				;** CALCOL	A LA PARITA' I	PARI DI UN BYTE					
00003	0001				;** VERSIO	NE CON LUT RIE	OOTTA					
00004	0001				;********							
00005	0001											
00006	0001					*=\$C000						
00007	C000											
00008	C000				; * * ROUTIN	E KERNAL PER S	STAMPA CARATTERE					
00009	C000				CHROUT	= \$ FFD2						
00010	C000											
00011	C000				;******	*****	*****					
00012	C000				;* BYTE DA	CONTROLLARE						
00013	C000				OP1	= \$FB						
00014	C000											
00015	C000				;******	*****	*****					
00016	C000 2	A9	4B		START	LDA #%010010	$11 \; ; \; PARITY = 0$					
00017	C002 3	85	FB		STA OP1							
00018	C004 6	20	0F	C0	JSR EVEN P							
00019	C007											
00020	C007 2	A9	D9			LDA #%110110	$01  ext{ ; } PARITY = 1$					
00021	C009 3	85	FB			STA OP1						
00022	C00B 6	20	0F	C0		JSR_EVEN_P						
00023	C00E											
00024	C00E 6	60			EXIT	RTS						
00025	C00F				;******	******	******					
00026	C00F											
00027	C00F				;******	*****	*****					
00028	C00F				;** SUBROU	JTINE DI CALCO	LO PARITA' PARI					
00029	C00F				;******	******	******					
00030	C00F 3	A5	FB		EVEN P	LDA OP1						
00031	C011 2	4A			_	LSR A	; ISOLA IL NIBBLE ALTO					
00032	C012 2	4A				LSR A	; E LO SPOSTA NEL NIBBLE BASSO					
00033	C013 2	4A				LSR A						
00034	C014 2	4A				LSR A						
00035	C015 3	45	FB			EOR OP1	; CALCOLA LO XOR DEI DUE NIBBLE					
00036	C017 2	$^{29}$	0F			AND $\#\$0F$	; SCARTA IL NIBBLE ALTO					
00037	C019 2	AA				TAX	; CARICA IL VALORE IN X					
00038	C01A 4*	BD	23	C0		LDA EP_LUT, X						
00039	C01D 2		30			ORA $\#\$\overline{3}0$						
00040	C01F 6		D2	FF		JSR CHROUT	; STAMPA LA PARITA'					
00041	C022 6	60			END	RTS						
00042	C023						*****					
					*							

00043	C023		; * * TABE	LLA DI LOOKUP						
00044	C023		;** EP =	EVEN PARITY						
00045	C023	$00 \ 01 \ 01$	EP_LUT	BYTE $0, 1,$	1,	0,	1,	0,	0,	1
00046	C02B	01 00 00		BYTE 1. 0.	0.	1.	0.	1.	1.	0

#### 5.4.4.4 CRC16.

Il controllo di ridondanza ciclico (Cyclic Redundancy Check, CRC) è un codice di controllo d'errore basato sulla divisione modulare di polinomi con coefficienti in un campo finito di Galois GF(2) o  $\mathbb{Z}_2^{24}$ . Esistono letteralmente un'infinità di varianti nella scelta dei polinomi di controllo, la maggior parte delle quali porta i nomi dei principali brand nel mondo dell'automazione industriale e dei protocolli di comunicazione più diffusi. Poiché l'argomento è trattato in modo estremamente approfondito in una mole sterminata di letteratura, non ci interessa qui fornire ulteriori riscontri o descrizioni. Si rimanda il lettore interessato, in primissima istanza, ad un notissimo sito di minuziosa catalogazione amanuense di tali varianti: CRC RevEng.

L'esempio fornito si attesta su una delle varianti di CRC16 universalmente più diffuse, denominata XMODEM. Si è optato per una versione del codice priva di LUT, ma dalle prestazioni ragionevoli. Fornendo in input la stringa di prova standard «123456789» si deve ottenere in output il valore di controllo \$31C3. Senza dilungarci in dettagliate spiegazioni formali, ci limitiamo a sottolineare che il CRC in generale è concepito per essere computazionalmente molto efficiente e infatti i relativi algoritmi, pur con mille varianti di bassa cucina, si riducono ad una breve e semplice sequenza di scorrimenti e XOR, strettamente dipendenti dal polinomio scelto. L'unico aspetto da sottolineare nel listato è forse l'idioma tipico utilizzato per lasciare all'Assembler il calcolo della dimensione dell'array, comunque costante, prefissata e nota a tempo di assemblaggio.

Line	$\mathrm{Addr}\ \#\#$	Code	Source	
00001	0000		,	*************
00002	0001		,	O CRC16 CON POLINOMIO XMODEM
00003	0001		;** IN TEM	IPO COSTANTE E SENZA USO DI LUT.
00004	0001		;******	************
00005	0001			
00006	0001			$*= \ \$  \mathrm{C}  000$
00007	C000			
00008	C000		;******	***********
00009	C000		;* VARIABI	LE DI CONTROLLO, 16 BIT
00010	C000		CRC16	= \$FB
00011	C000			
00012	C000		;******	***********
00013	C000 2	D8	START	CLD
00014	C001		; * * VALORE	E INIZIALE RICHIESTO DA XMODEM
00015	C001 2	A0 00		LDY #0
00016	C003 3	84 FB		STY CRC16
00017	C005 3	84 FC		STY CRC16+1
00018	C007			
00019	C007 4*	B9 3B C0	BYLOOP	LDA DATA, Y
00020	C00A 6	20 13 C0		JSR CRC XMODEM
00021	C00D 2	C8		INY
00022	C00E 2	C0 09		CPY #LENDATA — DATA
00023	C010 2*	30  F5		BMI BYLOOP
00024	C012			
00025	C012 - 6	60	EXIT	RTS
00026	C013		;******	***********
00027	C013		,	
00028	C013		;******	************
00029	C013		;** SUBROU	JTINE CALCOLO CRC16 XMODEM
00030	C013		*	************
00031	C013		CRC XMODEN	
00032	C013 3	45 FC	_	EOR CRC16+1
		=		· ·

<sup>&</sup>lt;sup>24</sup>In questo modo, come già più volte ripetuto anche in modo esplicito a partire dai richiami di algebra booleana, si sfrutta la totale segregazione tra le operazioni tra coppie di bit, che esclude la presenza di riporti e consente la parallelizzazione delle operazioni stesse.

00033	C015 3	85  FC	${ m STA}$ ${ m CRC16+1}$
00034	C017 2	4A	$_{ m LSR}$
00035	C018 2	4A	$_{ m LSR}$
00036	C019 2	4A	$_{ m LSR}$
00037	C01A 2	4A	$_{ m LSR}$
00038	C01B 2	AA	TAX
00039	C01C 2	0A	$\operatorname{ASL}$
00040	C01D 3	45  FB	EOR CRC16
00041	C01F 3	85  FB	STA CRC16
00042	C021		
00043	C021 2	8A	TXA
00044	C022 3	45  FC	EOR CRC16+1
00045	$C024 \ 3$	85  FC	STA CRC16+1
00046	C026		
00047	C026 2	0A	ASL
00048	C027 2	0A	ASL
00049	C028 2	0A	$\operatorname{ASL}$
00050	C029 2	AA	TAX
00051	C02A 2	0A	ASL
00052	C02B 2	0A	ASL
00053	C02C 3	45  FC	EOR CRC16+1
00054	C02E 3	85  FC	STA CRC16+1
00055	C030		
00056	C030 2	8A	TXA
00057	C031 2	2A	ROL
00058	C032 3	45  FB	EOR CRC16
00059	C034 3	A6 FC	LDX CRC16+1
00060	C036 3	85 FC	STA CRC16+1
00061	C038 3	86 FB	STX CRC16
00062	C03A 6	60	RTS
00063	C03B		;***************
00064	C03B		;** STRINGA DI CONTROLLO, CRC16 = \$31C3
00065	C03B	$31 \ 32 \ 33$	DATA TEXT "123456789"
00066	C044		LENDATA = *

## Capitolo 6

## Conclusioni.

Si è illustrata l'architettura di massima della famiglia di CPU 65xx con i relativi principi di progettazione e programmazione. Si è dato conto di tutte le istruzioni documentate della ISA, con relativi tempi di esecuzione, modalità di indirizzamento supportate, codifica binaria, flag modificati. Successivamente si sono richiamati in modo succinto i concetti fondamentali dell'aritmetica binaria e della logica booleana. Si è quindi passati ad illustrare oltre venti esempi concreti di codifica Assembly, idealmente slegati da una specifica architettura e come tali utilizzabili su una vastissima gamma di piattaforme hardware, dalle più semplici alle più evolute. Tutti gli esempi sono stati testati su emulatore e macchine reali dopo l'assemblaggio con CBM Prg Studio. Si sono trattati gli idiomi più importanti, senza la benché minima pretesa di esaustività, anzi consapevolmente scartando numerosi possibili esempi di programmazione avanzata: I/O su periferiche di interfaccia MMI (Man-Machine Interface) e di memorizzazione di massa, protocolli seriali, gestione di interrupt mascherabili e non, grafica, suono. Tali esempi potranno essere oggetto di una seconda trattazione separata, che dovrà essere necessariamente specifica per una architettura o famiglia di architetture (tipicamente Commodore 64, in quanto in assoluto il più venduto home computer della storia). L'Autore si augura che questo lavoro sia stato utile a quanti, per i più vari motivi, desideravano una guida introduttiva in lingua italiana che fosse comprensibile senza rinunciare a spunti più avanzati, e sempre rimandando (senza appesantire la trattazione e le notazioni) a quei concetti e teoremi di logica e matematica discreta che rendono più comprensibili le scelte di fondo dei progettisti, i limiti dei vari dimensionamenti di bus e registri e la logica di funzionamento delle istruzioni e degli idiomi di base.

## Bibliografia

- [And85] Mark Andrews, Commodore 64/128 assembly language programming, H.W. Sams, 1985.
- [BJ66] Corrado Boehm and Giuseppe Jacopini, Flow diagrams, turing machines and languages with only two formation rules, Commun. ACM 9 (1966), no. 5, 366-371.
- [But 86] Jim Butterfield, Machine language for the commodore 64, 128, and other commodore computers, Prentice Hall Press, New York, N.Y, 1986.
- [Dav84] Danny Davies, Commodore 64 machine language for the absolute beginner, Imprint unknown, 1984.
- [Dub78] J. M. Dubbey, *The mathematical work of charles babbage*, Cambridge University Press, Cambridge, 1978.
- [Eng85] Lothar Englisch, The advanced machine language book for the commodore 64, Abacus Software Inc, 1985.
- [IEE87] Ieee standard for radix-independent floating-point arithmetic, ANSI/IEEE Std 854-1987 (1987), 1-19.
- [Jon84] Marvin L. De Jong, Assembly language programming with the commodore 64, Brady, 1984.
- [Knu73] Donald Knuth, The art of computer programming, volume 2, Addison-Wesley Pub. Co, Reading, Mass, 1973.
- [Knu97] Donald E. Knuth, The art of computer programming, volume 3 (3rd ed.): sorting and searching, Addison-Wesley Longman Publishing Co., Inc., Boston, MA, 1997.
- [Lev86] Lance A. Leventhal, 6502 assembly language programming, McGraw-Hill Osborne Media, 1986.
- [Osb80] Adam Osborne, An introduction to microcomputers volume 1, Osborne/McGraw-Hill, Berkeley, Calif, 1980.
- [Pea77] John Peatman, Microcomputer-based design, McGraw-Hill, New York, 1977.
- [SH11] Maureen Sprankle and Jim Hubbard, Problem solving and programming concepts (9th edition), Pearson, 2011.
- [Sin84] Ian Robertson Sinclair, Introducing commodore 64 machine code, Prentice-Hall, 1984.
- [Smi85] Bruce Smith, Commodore 64 assembly language, Chapman and Hall, 1985.
- [Sut85] James Sutton, Power programming the commodore 64: Assembly language, graphics, and sound, Prentice-Hall, 1985.
- [War13] Henry Warren, Hacker's delight, second ed., Addison-Wesley, Upper Saddle River, NJ, 2013.
- [Zak82] Rodnay Zaks, Advanced 6502 programming, Sybex, Berkeley, 1982.
- [Zak83] Rodnay Zaks, Programming the 6502, SYBEX, 1983.

BIBLIOGRAFIA 97

© Copyright 2020, M.A.W. 1968



Quest'opera viene rilasciata con licenza **Creative Commons Attribuzione - Non commerciale - Condividi allo stesso modo** 4.0 Italia. Per leggere una copia della licenza visita il sito web Creative Commons Italia o spedisci una lettera a Creative Commons, PO Box 1866, Mountain View, CA 94042, USA.

# **ALLEGATI**

- a) Timing table ISA 6502, in formato A3
- b) Datasheet CPU MOS 6510 (10 pagine)
- c) Datasheet CPU MOS 6510 novembre 1982 (10 pagine)

	ln	nplicit	0	Δ	ccum	า	Jm	medi	ato	P	ag. ze	ro	Δ	ssolu	to		Zero,)	X	7	Zero,\	/	Δοσ	soluto	) X	Δο	solut	οY	(7	Zero).	Υ	(7	Zero,)	X)	F	Relativ	/O	l r	ndirett	0		F	ags		—
Mnemonico		#			#						#		OP			OP		b		#	b	OP		b	OP		,	OP		b	· ·		,							N V			ΙZ	С
ADC							69	2		65	3	2	6D	4	3	75	4	2				7D	4*	3	79	4*	3	71	5*	2	61	6	2							ΝV			Ζ	С
AND							29	2	2	25		2	2D 0E	4	3	35	4	2				3D	4*	3	39	4*	3	31	5*	2	21	6	2							N			Z	
ASL				0A	2	1				6	5	2	0E	6	3	16	6	2				1E	7	3										00	2**	2				N			Z	С
BCS																																		90 B0	2**	2							7	П
BCC BCS BEQ BIT																																			2**	2							+	Н
BIT										24	3	2	2C	4	3																							П		7 6	П	П	Z	П
BMI																																		30	2**									
BNE																																		D0	2**	2	_					ш		Ш
BPL BRK	0	7	1																															10	2**	2	-				1		╬	H
BVC	Ů	,	1																															50	2**	2								Н
BVS																																		70	2**	2						П		0
CLC	18	2 2	1																																							0		
	D8		1																																									Ш
	58	2	1																																								0	
CLV CMP	В8	2	1				C9	2	2	CE	2	2	CD	4	3	D5	4	2				DD	1*	3	D9	1*	ာ	D1	<b>5</b> *	2	C1	6	2							0			7	
CPX							E0	2	2	C5 E4	3	2	CD EC	4	3	DS	4					טט	4	3	Da	4	3	יט	5		CI	O								N N			7	C
CPY							CO	2	2	C4	3	2	CC	4	3																									N			Z Z Z	C
DEC										C6	5		CE	6	3	D6	6	2				DE	7	3																N	П	Ħ	Z	П
	CA		1																																									
DEY	88	2	1										- 15			L							4.0			4.3											_	ш	_		ш	ш		Ш
EOR INC							49	2	2	45 E6	3	2	4D EE	4 6	3	55 F6	6	2				5D FE	4* 7	3	59	4*	3	51	5*	2	41	6	2							N N			Z	П
	E8	2	1							E6	5		EE	ь	3	F6	ь	_				FE	/	3																N N			Z	Н
	C8	2	1																																					N			Z	П
JMP													4C	3	3																						6C	5	3					
JSR													20	6	3																													
LDA							A9						AD	4	3	B5	4	2				BD	4*	3				B1	5*	2	<b>A1</b>	6	2							N		Ш	Z	Ш
LDX LDY							A2 A0	2	2	A6 A4	ა ი	2	AE	4	3	D4	1	2	В6	4		BC.	1*	2	BE	4*	3													N N		н	Z	Ш
LSR				4A	2	1	AU	2	-	46	3 5	2	AC 4E	4 6	3	B4 56	6	2				BC 5E	4* 7	3																0			Z	С
	EA	2	1	77	_	,				10	Ŭ	_	7_		ľ		Ľ	_				Ŭ.	, ·																	<b>~</b>				Ĭ
ORA							9	2	2	5	3	2	D	4	3	15	4	2				1D	4*	3	19	4*	3	11	5*	2	1	6	2							N		П	Z	П
PHA	48	3	1																																									
PHP	8		1																																		_	ш	_		ш	ш		Ш
PLA PLP	68 28	4	1																																					N   *	*	*	* Z	*
ROL	20	4		2A	2	1				26	5	2	2E	6	3	36	6	2				3E	7	3																N * * N			Z	
ROR				6A						66			6E	6	3	76		2				7E		3													_		$\neg$	N		т		
RTI	40 60	6	1																																					N * *	*	*	* Z	*
RTS	60	6	1																																									
SBC SEC							E9	2	2	E5	3	2	ED	4	3	F5	4	2				FD	4*	3	F9	4*	3	F1	5*	2	E1	6	2							N V			Z	C
SEC	38	2	1													_																					_		_		Н	1	+	1
SED SEI	F8 78	2	1																																							1	1	Н
STA	70	_	1							85	3	2	8D	4	3	95	4	2				9D	5	3	99	5	3	91	6	2	81	6	2											Н
STA STX										86	3	2	8D 8E	4	3		-	_	96	4	2									_			_									П	$\top$	П
STY										84	3	2	8C	4	3	94	4	2																										
TAX	AA	2	1																																					N			Z	
TAY	A8 BA	2	1																																					N			Z	
TSX TXA	8v RA	2	1																																					IN .				
TXS	8A 9A 98	2	1																																					N N N N N			Z   Z   Z   Z   Z	
TYA	98	2	1																																					N			Z	
IYA	98	2	1																																					N			Z	I

<sup>\*</sup> Aggiungere 1 ciclo se l'indirizzo oltrepassa il limite di pagina del Program Counter attuale.
\*\* Aggiungere 1 ciclo se il salto viene eseguito. Aggiungere 2 cicli se il salto viene eseguito verso una locazione in una pagina diversa.



## COMMODORE SEMICONDUCTOR GROUP

a division of Commodore Business Machines, Inc.

950 Rittenhouse Road, Norristown, PA 19403 • 215/666-7950 • TWX 510-660-4168

## 6510 MICROPROCESSOR WITH I/O

### DESCRIPTION

The 6510 is a low-cost microprocessor capable of solving a broad range of small-systems and peripheral-control problems at minimum cost to the user.

An 8-bit Bi-Directional I/O Port is located on-chip with the Output Register at Address 0001 and the Data-Direction Register at Address 0000. The I/O Port is bit-by-bit programmable.

The Three-State sixteen-bit Address Bus allows Direct Memory Accessing (DMA) and multi-processor systems sharing a common memory.

The internal processor architecture is identical to the Commodore Semiconductor Group 6502 to provide software compatibility.

#### FEATURES OF THE 6510 . . .

- 8-Bit Bi-Directional I/O Port
- Single +5 volt supply
- HMOS, silicon gate, depletion load technology
- · Eight bit parallel processing
- 56 Instructions
- Decimal and binary arithmetic
- Thirteen addressing modes
- True indexing capability
- Programmable stack pointer
- Variable length stack


- Interrupt capability
- 8 Bit Bi-Directional Data Bus
- Addressable memory range of up to 65K bytes
- Direct memory access capability
- Bus compatible with M6800
- Pipeline architecture
- 1 MHz, 2MHz and 3 MHz operation
- Use with any type or speed memory
- 4 MHz operation availability expected in 1986.

## PIN CONFIGURATIONS

$\phi_1$ IN	1		40	RES
RDY	2		39	Ø <sub>2</sub> OUT
IRQ	3		38	R/W
NMI	4		37	$DB_0$
AEC	5		36	DB <sub>1</sub>
V <sub>C</sub> C	6		35	DB <sub>2</sub>
A <sub>0</sub>	7		34	DB <sub>3</sub>
$A_{t}$	8		33	DB <sub>4</sub>
$A_2$	9		32	DB <sub>5</sub>
A <sub>3</sub>	10	6510	31	DB <sub>6</sub>
A <sub>4</sub>	11		30	DB <sub>7</sub>
A <sub>5</sub>	12		29	P <sub>0</sub>
$A_6$	13		28	P <sub>1</sub>
$A_7$	14		27	P <sub>2</sub>
A <sub>8</sub>	15		26	P <sub>3</sub>
Ag	16		25	$P_4$
A <sub>10</sub>	17		24	P <sub>5</sub>
A <sub>11</sub>	18		23	A <sub>15</sub>
A <sub>12</sub>	19		22	A <sub>14</sub>
A <sub>13</sub>	20		21	V <sub>SS</sub>

RES	1		40	Ø211
$\phi_1$ IN	2		39	R/W
IRQ	3		38	DB <sub>0</sub>
AEC	4		37	DB <sub>1</sub>
V <sub>C</sub> C	5		36	DB <sub>2</sub>
$A_0$	6		35	$DB_3$
A <sub>1</sub>	7		34	DB <sub>4</sub>
$A_2$	8		33	DB <sub>5</sub>
A <sub>3</sub>	9		32	DB <sub>6</sub>
A <sub>4</sub>	10	6510-1	31	DB <sub>7</sub>
A <sub>5</sub>	11		30	$P_0$
$A_6$	12		29	P <sub>1</sub>
A <sub>7</sub>	13		28	P <sub>2</sub>
A <sub>8</sub>	14		27	P <sub>3</sub>
A <sub>9</sub>	15		26	$P_4$
A <sub>10</sub>	16		25	P <sub>5</sub>
A <sub>11</sub>	17		24	P <sub>6</sub>
A <sub>12</sub>	18		23	P <sub>7</sub>
A <sub>13</sub>	19		22	A <sub>15</sub>
VSS	20		21	A <sub>1.4</sub>

RES	1		40	Ø2 0U
Ø2 IN	2		39	R/W
IRQ	3		38	DB <sub>0</sub>
AEC	4		37	DB <sub>1</sub>
V <sub>C</sub> C	5		36	$DB_2$
$A_0$	6		35	$DB_3$
A <sub>1</sub>	7		34	$DB_4$
$A_2$	8		33	DB <sub>5</sub>
$A_3$	9		32	DB <sub>6</sub>
$A_4$	10	6510-2	31	$DB_7$
A <sub>5</sub>	11		30	Po
A <sub>6</sub>	12		29	P <sub>1</sub>
$A_7$	13		28	P <sub>2</sub>
A <sub>8</sub>	14		27	P <sub>3</sub>
$A_9$	15		26	$P_4$
A10	16		25	P <sub>5</sub>
A <sub>11</sub>	17		24	$P_6$
A <sub>12</sub>	18		23	P <sub>7</sub>
A <sub>13</sub>	19		22	A <sub>15</sub>
VSS	20		21	A <sub>14</sub>



## **6510 CHARACTERISTICS**


## **MAXIMUM RATINGS**


RATING	SYMBOL	VALUE	UNIT
SUPPLY VOLTAGE	V <sub>cc</sub>	-0.3  to + 7.0	Vdc
INPUT VOLTAGE	Vin	-0.3  to + 7.0	Vdc
OPERATING TEMPERATURE	TA	0 to + 70	С
STORAGE TEMPERATURE	TSTG	-55 to + 150	·C

This device contains input protection against damage due to high static voltages or electric fields; however, precautions should be taken to avoid application of voltages higher than the maximum rating.

## ELECTRICAL CHARACTERISTICS (Vcc = 5.0V $\pm$ 5%, Vss = 0, T\_A = 0 $^{\circ}$ to + 70 $^{\circ}$ C)

CHARACTERISTIC	SYMBOL	MIN.	TYP.	MAX.	UNIT
Input High Voltage	VIH	V <sub>CC</sub> - 0.2 2.4 - 2.0	_ _ _	Vcc + 1.0V - -	Vdc Vdc Vdc
Input Low Voltage	VIL		_ _ _	0.4 0.2 0.8	Vdc Vdc Vdc
Input Leakage Current (Vin = 0 to 5.25V, Vcc = 5.25V) Logic $\emptyset_1$ , $\emptyset_2$ (in)	lin			2.5 100	Αυ, Αυ,
Three State (Off State) Input Current ( $V_{in}$ =0.4 to 2.4V, $V_{cc}$ = 5.25V) DB <sub>0</sub> -DB <sub>7</sub> , A <sub>0</sub> -A <sub>15</sub> , R/W	ITSI	_	_	10	ΑU,
Output High Voltage  (IOH = -100µAdc, Vcc = 4.75V)  Data, A0-A15, R/W, P <sub>J</sub> -P;	VOH	2.4	_	_	Vdc
Out Low Voltage (IOL = 1.6mAdc, Vcc = 4.75V) Data, A0-A15, R/W, P <sub>3</sub> -P <sub>7</sub>	VOL	_	_	0.5	Vdc
Power Supply Current	ICC	_	_	130	mA
Capacitance  V <sub>in</sub> = 0. T <sub>A</sub> = 25 C. f = 1 MHz)  Logic. P <sub>3</sub> -P <sub>7</sub> Data  A0-A15. R/W  Ø.	C Cin Cout Cø:	- - -	_ _ _ _ 30	10 15 12 50	pF
Ø	CØ		50	80	





## **AC CHARACTERISTICS**

1 MHz TIMING

2 MHz TIMING

3 MHz TIMING

ELECTRICAL CHARACTERISTICS (VCC = 5V  $\pm$  5%, VSS = 0V, T\_A = 0  $\,$  -70 C) Minimum Clock Frequency = 50 KHz

## **CLOCK TIMING**

CH	HARACTERISTIC
Су	cle Time
	ock Pulse Width Ø1 IN easured at VCC-0.2V) Ø2 IN
	Il Time. Rise Time Ø1 IN, Ø2 IN easured from 0.2V to VCC-0.2V)
	lay Time between Clocks easured at 0.2V) 6510-1
•	in Pulse Width easured at 1.5V)
,	OUT Pulse Width* easured at 1.5V)
-	OUT Rise, Fall Time easured 0.4V to 2.0V)*

SYMBOL	MIN.	TYP.	MAX.
TCYC	1000		_
PWHØ1 PWHØ2	430 470	-	_
T <sub>F</sub> , T <sub>R</sub>	_	-	10
TD	0	-	_
PWØ1	460	-	520
PWØ2	420	-	510
T <sub>R</sub> , T <sub>F</sub>	_	_	25

MIN.	TYP.	MAX
500		_
215 235	_	_
_		10
0	_	_
240		260
200	_	250
_	_	25

AIN.	TYP.	MAX.	MIN.	TYP.	MAX.	UNITS
500		-	333	_		ns
215 235	  -  -	_	150 160	-	_	ns ns
_	-	10	_	_	10	ns
0	-	_	0	-	_	ns
240	_	260	170	-	180	ns
200	_	250	130	_	170	ns
		25		_	25	ns

## READING/WRITE TIMING (LOAD=1 TTL)

CHARACTERISTIC
Read/Write Setup Time from 6510
Address Setup Time from 6510
Memory Read Access Time
Data Stability Time Period
Data Hold Time-Read
Data Hold Time-Write
Data Setup Time from 6510
Address Hold Time
R/W Hold Time
Delay Time, Ø2 negative transition to Peripheral Data valid
Peripheral Data Setup Time
Address Enable Setup Time
Data Enable Setup Time
Address Disable Hold Time*
Data Disable Hold Time*
Peripheral Data Hold Time

SYMBOL	MIN.	TYP.	MAX.
TRWS		100	300
TADS		100	300
TACC	-	-	575
T <sub>DSU</sub>	100	_	_
THR	10		-
$T_{HW}$	10	30	_
TMDS	_	150	200
T <sub>HA</sub>	10	30	-
THRW	10	30	_
TPDW	_	_	300
T <sub>PDSU</sub>	300	-	_
TAES	_	_	75
TDES	_	-	120
TAED		-	120
TDED		_	130
ТРОН	30	-	_

		v		TVD		
MIN.	TYP.	MAX.	MIN.	TYP.	MAX.	UNITS
	100	150	_	100	110	ns
	100	150	_	100	125 -	ns
_	-	300	_	-	170	ns
60	_	-	40	_		ns
10		_	10			ns
10	30		10	30	_	กร
	75	100		75	90	ns
10	30		10	30		ns
10	30	_	10	30	_	ns
	_	150	_	_	125	ns
150	-	_	100	_	-	ns
_		75	_	_	75	ns
		120	_	-	120	ns
		120	_	_	120	ns
	_	130	_		130	ns
20	_		10	_		ns.

<sup>\*</sup>Note — 1 TTL Load, CL=30 pF

#### SIGNAL DESCRIPTION

## Clocks (Ø1, Ø2)

The 6510 requires either a two phase non-overlapping clock that runs at the Vcc voltage level, or an external control for the internal clock generator.

### Address Bus (A<sub>0</sub>-A<sub>15</sub>)

The three state outputs are TTL compatible, capable of driving one standard TTL load and 130 pf.

#### Data Bus (Do-D7)

Eight pins are used for the data bus. This is a Bi-Directional bus, transferring data to and from the device and peripherals. The outputs are tri-state buffers capable of driving one standard TTL load and 130 pf.

#### Reset

This input is used to reset or start the microprocessor from a power down condition. During the time that this line is held low, writing to or from the microprocessor is inhibited. When a positive edge is detected on the input, the microprocessor will immediately begin the reset sequence.

After a system initialization time of six clock cycles, the mask interrupt flag will be set and the microprocessor will load the program counter from the memory vector locations FFFC and FFFD. This is the start location for program control.

After Vcc reaches 4.75 volts in a power up routine, reset must be held low for at least two clock cycles. At this time the R/W signal will become valid.

When the reset signal goes high following these two clock cycles, the microprocessor will proceed with the normal reset procedure detailed above.

## Interrupt Request (IRQ)

This TTL level input requests that an interrupt sequence begin within the microprocessor. The micorprocessor will complete the current instruction being executed before recognizing the request. At that time, the interrupt mask bit in the Status Code Register will be examined. If the interrupt mask flag is not set, the microprocessor will begin an interrupt sequence. The Program Counter and Processor Status Register are stored in the stack. The microprocessor will then set the interrupt mask flag high so that no further interrupts may occur. At the end of this cycle, the program counter low will be loaded from address FFFE, and program counter high from location FFFF, therefore transferring program control to the memory vector located at these addresses.

#### Address Enable Control (AEC)

The Address Bus, R/W, and Data Bus are valid only when the Address Enable Control line is high. When low, the Address Bus, R/W and Data Bus are in a high-impedance state. This feature allows easy DMA and multiprocessor systems.

#### 1/O Port (Po-P7)

Eight pins are used for the peripheral port, which can transfer data to or from peripheral devices. The Output Register is located in RAM at Address 0001, and the Data Direction Register is at Address 0000. The outputs are capable at driving one standard TTL load and 130 pf.

## Read/Write (R/W)

This signal is generated by the microprocessor to control the direction of data transfers on the Data Bus. This line is high except when the microprocessor is writing to memory or a peripheral device.

#### ADDRESSING MODES

**ACCUMULATOR ADDRESSING** — This form of addressing is represented with a one byte instruction, implying an operation on the accumulator.

IMMEDIATE ADDRESSING — In immediate addressing, the operand is contained in the second byte of the instruction, with no further memory addressing required.

ABSOLUTE ADDRESSING - In absolute addressing, the second byte of the instruction specifies the eight low order bits of the effective address while the third byte specifies the eight high order bits. Thus, the absolute addressing mode allows access to the entire 65K bytes of addressable memory.

**ZERO PAGE ADDRESSING** — The zero page instructions allow for shorter code and execution times by only fetching the second byte of the instruction and assuming a zero high address byte. Careful use of the zero page can result in significant increase in code efficiency.

INDEXED ZERO PAGE ADDRESSING - (X, Y indexing) - This form of addressing is used in conjunction with the index register and is referred to as "Zero Page, X" or "Zero Page, Y." The effective address is calculated by adding the second byte to the contents of the index register. Since this is a form of "Zero Page" addressing, the content of the second byte references a location in page zero. Additionally, due to the "Zero Page" addressing nature of this mode, no carry is added to the high order 8 bits of memory and crossing of page boundaries does not occur.

INDEX ABSOLUTE ADDRESSING — (X, Y indexing) — This form of addressing is used in conjunction with X and Y index register and is referred to as "Absolute, X," and "Absolute, Y." The effective address is formed by adding the contents of X and Y to the address contained in the second and third bytes of the instruction. This mode allows the index register to contain the index or count value and the instruction to contain the base address. This type of indexing allows any location referencing and the index to modify multiple fields resulting in reduced coding and execution time.

IMPLIED ADDRESSING - In the implied addressing mode, the address containing the operand is implicitly stated in the operation code of the instruction.

**RELATIVE ADDRESSING** — Relative addressing is used only with branch instructions and establishes a destination for the conditional branch.

The second byte of-the instruction becomes the operand which is an "Offset" added to the contents of the lower eight bits of the program counter when the counter is set at the next instruction. The range of the offset is -128 to +127 bytes from the next instruction.

INDEXED INDIRECT ADDRESSING — In indexed indirect addressing (referred to as [Indirect, X]), the second byte of the instruction is added to the contents of the X index register, discarding the carry. The result of this addition points to a memory location on page zero whose contents is the low order eight bits of the effective address. The next memory location in page zero contains the high order eight bits of the effective address. Both memory locations specifying the high and low order bytes of the effective address must be in page zero.

INDIRECT INDEXED ADDRESSING - In indirect indexed addressing (referred to as [Indirect, Y]), the second byte of the instruction points to a memory location in page zero. The contents of this memory location is added to the contents of the Y index register, the result being the low order eight bits of the effective address. The carry from this addition is added to the contents of the next page zero memory location, the result being the high order eight bits of the effective address.

ABSOLUTE INDIRECT — The second byte of the instruction contains the low order eight bits of a memory location. The high order eight bits of that memory location is contained in the third byte of the instruction. The contents of the fully specified memory location is the low order byte of the effective address. The next memory location contains the high order byte of the effective address which is loaded into the sixteen bits of the program counter.

#### INSTRUCTION SET - ALPHABETIC SEQUENCE

ADS AND ASL	Add Memory to Accumulator with Carry "AND" Memory with Accumulator Shift left One Bit (Memory or Accumulator)
BCC BCS BEQ BIT BMI BNE BPL BRK BVC BVS	Branch on Result Zero Test Bits in Memory with Accumulator Branch on Result Minus Branch on Result not Zero Branch on Result Plus Force Break
CLC CLD CLI CLV CMP CPX CPY	Clear Decimal Mode Clear Interrupt Disable Bit Clear Overflow Flag
DEC DEX DEY	Decrement Memory by One Decrement Index X by One Decrement Index Y by One
EOR	"Exclusive or" Memory with Accumulator
INC	Increment Memory by One Increment Index X by One

Increment Index Y by One

Jump to New Location Saving Return Address

Jump to New Location


INY

JMP

JSR

LDA LDX LDY LSR	Load Accumulator with Memory Load Index X with Memory Load Index Y with Memory Shift One Bit Right (Memory or Accumulator)
NOP	No Operation
ORA	"OR" Memory with Accumulator
PHA PHP PLA PLP	Push Accumulator on Stack Push Processor Status on Stack Pull Accumulator from Stack Pull Processor Status from Stack
ROL ROR RTI RTS	Rotate One Bit Left (Memory or Accumulator) Rotate One Bit Right (Memory or Accumulator) Return from Interrupt Return from Subroutine
SBC SEC SED SEI STA STX STY	Subtract Memory from Accumulator with Borrow Set Carry Flag Set Decimal Mode Set Interrupt Disable Status Store Accumulator in Memory Store Index X in Memory Store Index Y in Memory
TAX TAY TSX TXA TXS TYA	Transfer Accumulator to Index X Transfer Accumulator to Index Y Transfer Stack Pointer to Index X Transfer Index X to Accumulator Transfer Index X to Stack Register Transfer Index Y to Accumulator

## PROGRAMMING MODEL




## INSTRUCTION SET-OP CODES, Execution Time, Memory Requirements

				INSTRUCTIONS		1000	EDIA	E	ABSI	LUTE	T	ZERO	PAGE	П	ACCUR	1.		PLED		(DVC	). X)	T	(INC	1. Y	Iz	PAGE	E. X	1	UBS. X	1	A	BS, Y		RE	ATIV	E	INDI	IRECT	T	Z. PI	AGE. Y	П	COL	NOIT	TON	COO	ES
	MNEMO	NIC	Ī	OPERATION		OP	N	= (	P	1 3	. (	PIN	#	OF	14	#	OP	N	# (	Pi.	. 1	# 0	P:	. [ =	CF	14	"	OΡ		::	OP	2	=	OP	4	= (	P.	.,	= 0	P :	N =	2 1	1. 7	7 7	2 1	0	y
4	C			4 - M - S - A	J	69	2	2 6	0	4 3	3 8	5	13	1	1	Т		╗	ŧ	3. 5	3 2	7	: 1	2	75	4	2	70	4	3	79	1	3	7	7	T	T	T	1	T	1			,	15		
A	1.	5	2	$A : M \rightarrow A$	.1.	29	2	2 3	2	ş	3	5	13	1			1	- 1	12		1.	2 3	1 :	2	35	1	2	30	3	3	39	4	3	1	1	- }	1		1		1						
Α	S	3	. 1	C - 7 0 - 2				1	E	6 :	3	6	12	04	2			- 1							.6	15	2	1.5	2	3									1	- 1	ı		, ,				_
Ξ	2			BRANCH ON C 10	2.														- 1		Ī	Ŧ							[			Į		00	2	2		1				-					-
В	C		5	BRANCH ON C = 1	2		- 1	1	1			1	1	1				1	1		1		1	1	1		1	Ĺ					1	80	2	2					1	-	_	14			-
В	E			BBANCH CN 2 - 1	L			T					1	T					1	T	T		T		T	T	$\top$				П			FO	2	2		$\top$	T	$\top$	T	T	-	-		-	-
3	1		- 1	$\Delta + M$			1	1	c	4	3 1	4 3	12					1	1		1	- (		-		1		{ }					. }	1	1	1	1	1	1	1	1	20	An .	. 14			M:
8	1,1		. 1	BRANCH ON N= 1	2		- }	1				ı			1						1					1			ll					30	2	2					1	-		- 1			-
В	14			BRANCH ON Z - Ø	2.		- 1					1			1							9										1		0.0	2	2					- [	-	5 5			-	-
E	P			BRANCH ON N 0	2		1	1	1	1	1		1	i				1		1	1	1		1		1	1							.0	2	2	1	- 1				-					-
9	=		ć.				7		T	T			T				30		1	i	Ī	7	1	T	T		1							1	T	T	T	T	T	T	T	-	- 0	- 2	- 1	1 -	-
3	¥	(	) (	BRANCH Ch. V # 0	2:		- 1				ļ	1	1					1	1	Ţ					1	ļ					.	1	1	66	2	2		į	1	- {	- {	-	-		- 10	-	
В	V	5	3	BRANCH CAN.	2		Ì			- [				İ				ľ				- 1		İ										7.0	2	2		1				-	= 6	-	- 1	- 1-	-
C	L:	(	3	<b>∂</b> → C		lĺ	- }	-1			ł	1			1		18	2		-1												İ	1			Ì	Ĺ	- 1				-	-	- 1	ð -	-	-
0	7	3	2	0 → 0					1								C#	2								1						1		1					1	1		1	p  2	= 10		. 3	-
2	2.			\$ →			T	T	T	T	$\Box$	T	Т	Τ	Г		56						T	T	T	T	П													T	Т	1-		= 37	- 2	) -	***
0	-	9	- 1	$\mathfrak{d} \to .$		IJ	- 1	1	ļ	Ţ	ļ		Ţ			1	88	2	:	Ì	1		1	1	Į.	1	1				ı		- 1	- 1	- {	- {	1		-	1	1	1-	- 0	2 =	2 10		0
C	1,1		-	$\Delta = M$		C3	2												C	3. 6	3 3	5 0		5 2	05	4	2	60	4	3	09	4	3						1			٠		•	6 8	-	-
2	P	1	۲.	х М		ξij						4						- 1			1			İ	1			1										-				٠				-	-
9	D			Y = <u>Y</u>		CØ	2	$\rightarrow$	_	-+-	_		_			L			1	1																	$\perp$	1	1	1	1	1.				-	_
-	1			$M = A \rightarrow A$				10	E	ō i	3 (	5 3	13	1						Ţ	1				34	ĉ	2	CE	1	3								- 1				,		-		-	-
Ĵ	Ε	9	٠	$x = 1 \rightarrow x$		Į Į	- [	-	- (		Į	1	1					2	.	- [		Į.		Į.			ļ		li		. 1		J	- 1	- 1	Ų			1	1	-			1	e le	-	-
)	E	- 9	•	√ = ' → ?		i		1		ı				1			88	5																										1			-
5	C	,	-	4 - M → 4	•	49	2	- 1			S   1	-	1	1					1	1. E	3	2 5	1 5	5		1			( 1		59	4	ن		i	1	- 1		-				, ,	-	-	-	
1	M		-	M - 1 → M			_	1	E,	6	3 8	6	12	-			Ц		1	1		1	1	1	FF	5	5	FE	7	3				1			$\perp$		1	1	1		,	_		4 2	_
	٠.																t8																										, ,	19	- 1-		-
	M		- 1	Y - 1 → Y					1			1					C8	2	:	1	1	1		Į.				1						-	1	-		1		1			, ,	1	= 14		-
ز		3		JUMP TO NEW LOC			1	- 1		3 3									-																		6C	5	3			-	- 14	-	-	-	-
2	S	F	1	JUMP SUB			1	- 1	0		3				1							-					1														1	1-	= 18		- 1-		1
	2		•	<u>∵</u> → ∆		49	2	2 /	C)	4	3 /	5 3	1 3	1		1			-	11 ( 6	1	2 19	. 1	1:	195	1	2	180	1	3	23	4	,	1	1	1						1.		0	e 10		_ =

				T	MME	DIATE	A	BSOLI	ITE	ZEF	RO PA	GE 3a	A	CUM	ı	IMP	LIED	T	(IND.	. XI	T	(IMO).	. Y	į Z	PAGE	X	AB	x 2	T	A8:	Y	T	RELA	TIVE	T	INDIR	ECT	1 2	Z. PA	GE Y	$\Box$	CO	NO!	ITIO	N C	ODE	S
MN	EMO	SIR	DPERATION	0	р.	. =	(CF	1.	3	::.0	٠.	п	OF	١.	=	P .	. =	17.	e .	1 :	C,F	1.	5	1-F	1.1	=	OF	1	= 0	F :	. =	10	<u>.</u>	1   =	: 0	P .	1 =	0	D .	1 :	z .	ï	2	0	-	7	٠,
-	0		9 → 1	A,	2 2	2	μE	1 -	3	46	3	2		T	i	T	T			ī		Т	T	ĵ				T	Е	E.	: 3		T	T	T			B	6 4	4 2	2 .			_	ine.	-	-
-	Ü	7	N → Y	A	2 2	2	AC	2	3	44	3	2				1		1	Ţ		1	ļ		64	4	2	BC	4	3				1				ļ	1	1		1,			-	-	=	-
-	5	=	0 - [7 0] - C				4E	5	3	46	5	2	JA	2					1	İ		1		56	5	2	5E	- 1	3	1	1	1	1		1			ı			١,	ð		٠	_	_	-
N	C	2	NO OPERATION	1	1	J									8	Δ .	2 1		1	1										Į				ļ			1				-		_	_	_	500	-
0	P.	д	$A \cdot A \rightarrow A$	109	2	2 2	OD	14	3	05	3	2	1		1		1	0	6	12	11	15	2	:5	4	2	10	1	3 1	9	1 3		1	t	1	1	1	1	1	1	1.			_	_	_	_ 1
ž.	14	:	A⇒Ws Sari→S	$\top$	1	$\top$	1		1					_		8	3 1	1	1	$^{+}$	+	1	1				$\forall$	7	$\top$	+	$\top$	+	+	1	+	+	Ť	1	1	$^{+}$	1	-	_	-	-	-	-
.5	н	٥	P→Ms S-'→S		Į	1								-1	k	18 3	3 1											-		1				1					1		-	-	-	_	_	-	_ ,
P	L	4	S-1→S M <sub>S</sub> →A	Ť	1	1	ì							Ì	)6	8	1 1	1	1	1	8		1					Î	1	1			1			1	1				١,			-	-	-	_
٥	L	P	S+1→S Mc→P		ļ										12	8 4	٠, ١					1							1	1	1		ļ			Į							RE	STO	CAE	Di	
R	O	16	- (7 O) - (C) -		1	1	25	6	3	26	5	2	24	2	5	1	1	-		1	1	-	1	36	6	2	3E	,	3 }	1	1	1	1	1	1	1	1	1	1	1					=	-	_
3	0	В	-C-7 0-1	1	1	T	ĥЕ	13	3	66	5	2	5A	2	1	_	T	$\top$	+	1	T	1	1-	76	6	2	7E	7	3	+	$\top$	$\top$	1	1	+	$\top$	+		+	+	١,				-		
В	Ţ	E	RTRN INT	1												0 6	5 1	1	1	1		1								İ					1					1			RE	STO	ORE	Di	- 1
R	Ţ	S	RTRN SUB		1	1	1			i	1				1	0 6	5 ,		1		1	1	1	1				1	1	-	1	1	1	1	Î	1	1	1			- [-	_	_	_	_	_	_
S	В	C	$A = M = 0 \rightarrow A$	ES	2	2	EC	4	3	€5	3	2				1	1	E	6	2	FI	5	2	F5	4	2	FD	4	3 F	9 4	1 3			1										(3)	-	-	,
S	£	С	: → C			Į.					1		Į	1	(3	8 3	1	-			}	-								}	1	1	1	1	ł	1	1	1	1	1	1.	_	_	1	-	-	_
5	Ε	C	1→0										1		F	8 2	1	1	1			İ				Ü		ļ			1			1	1								-	-	-	1	-
5	Ε		1-41		T	T	Т						7	$\top$	7	8 2	1			T	Т	T						1	T	T	1	i	T	T	T	T	T	1	1	T	7.	-	-	=	1	-	-
S	•	<b>±</b>	A→M		1	ì	80	4	3	85	3	2	Ì		1	1	1	81	5	13	91	6	2	95	.1	2	90	5	3 9	9	3		1			1	1	1			1.	-	-	-	-	-	_
Ş	7	×	X→M	1	1		8E	4	3	86	3	2				1								1 8					1	1	1	1				1	1	96	6 4	1 2	2 -	-	••	-	-	-	-
3	T	~	Y → W	I		L	80	4	3	84	3	2	Ц	- 1		- (		Ţ			l	Į.		94	2	2	ļ	Ţ	Ţ		1	-	1	1		ļ			1	-	-	_	-	_	-	-	-
T	А	×	$\Delta \rightarrow \ell$			1						ļ	1		Δ	A 2	1 ,			İ	1	1					1			1	1	1			T	1	1			i	1.			-	-		
	A		à → r								ī			T	1	6 2	1	T	T	T								1	T	T		T	T	T	1	T	1	T	T	T			,	-	i sin	-	-
7	S	K	5→ <	1	}	1	1		1	- 1	- 1		1	1	E	A 2	٠ ا	1	1	1	1	1	1				1	1	Ì	1	1	1			1		1			1				_	_	-	- 1
Ţ	X	4	X → ∴	1					l				-		8	A 2			1		1	1									1	1	ì	1	İ				1					_	_	_	-
Ť	×	3	x → S							- 1	- 1	1		1	9	A 2	1		1			1	Į						Į	ĺ	1				Ţ			Į	Ţ	1	(-	-	_	-	-	-	_
*	Y	Δ	f → 2	1	1	1	1			1			1		19	8 2											-			1			1				1							_	_	-	
	A	00 - 1	O TYPE PAGE BOUNDRY IS CROSS	FO	_						NIC	Ex.)			•					•		_	-		DD.	_	•	_	•	7	_	e,	CH	JSIV	50	B	_		-	-	110	CV	r: 0		_		
2	25	CC . 10	O NE F SPANCH OCCURS TO SAM	FP	GE				v			EX											_		UBT	270				,				ED					4		NC.						1
3.			DIINII F BPANCH ÖĞĞÜRĞ TÖ ÖLFF! VOT-BORRGIN	ERE	NT I	PAG	Ξ		۵					TOP									•		O.F					-		NC	)TA	400	FIE									80			-
3.			NOTH BRUMHIUM DIMAU MODE Z FLAG IS INVALID						1,1					EB E					ESS				×	5	R						1-			RY													
	A(	CON	JUATOR MUST BE CHECKED FOR ZE	CA	RE:	SUL.			1.		A.C.	i.c.	7 3	EH S	741	* PK	ادار	-													6	1,15	1,10	PV	517	C											- 1

Note: Commodore Semiconductor Group cannot assume liability for the use of ungetined CP Codes



#### 6510 MEMORY MAP

## APPLICATIONS NOTES

Locating the Output Register at the internal I/O Port in Page Zero enhances the powerful Zero Page Addressing instructions of the 6510.

By assigning the I/O Pins as inputs (using the Data Direction Register) the user has the ability to change the contents of address 0001 (the Output Register) using peripheral devices. The ability to change these contents using peripheral inputs, together with Zero Page Indirect Addressing instructions, allows novel and versatile programming techniques not possible earlier.

COMMODORE SEMICONDUCTOR GROUP reserves the right to make changes to any products herein to improve reliability, function or design. COMMODORE SEMICONDUCTOR GROUP does not assume any liability arising out of the application or use of any product or circuit described herein; neither does it convey any license under its patent rights nor the rights of others.



# commodore mos technology NMOS

950 Rittenhouse Rd., Norristown, PA 19403 • Tel.: 215/666-7950 • TWX: 510/660-4168

## 6510 MICROPROCESSOR WITH I/O

#### **DESCRIPTION**

The 6510 is a low-cost microcomputer system capable of solving a broad range of small-systems and peripheral-control problems at minimum cost to the user.

An 8-bit Bi-Directional I/O Port is located on-chip with the Output Register at Address 0001 and the Data-Direction Register at Address 0000. The I/O Port is bit-by-bit programmable.

The Three-State sixteen-bit Address Bus allows Direct Memory Accessing (DMA) and multi-processor systems sharing a common memory.


The internal processor architecture is identical to the MOS Technology 6502 to provide software compatibility.

#### FEATURES OF THE 6510.

- 8-Bit Bi-Directional I/O Port
- 256 Bytes fully Static RAM (internal)
- Single +5 volt supply
- N channel, silicon gate, depletion load technology
- Eight bit parallel processing
- 56 Instructions
- Decimal and binary arithmetic
- Thirteen addressing modes
- True indexing capability
- Programmable stack pointer
- Variable length stack
- Interrupt capability
- · 8 Bit Bi-Directional Data Bus
- Addressable memory range of up to 65K bytes
- · Direct memory access capability
- Bus compatible with M6800
- · Pipeline architecture
- 1 MHz and 2MHz operation
- Use with any type or speed memory

#### PIN CONFIGURATION

				M. INI
RES	1		40	Ø <sub>2</sub> IN
Ø <sub>1</sub> IN	2		39	R/W
IRQ	3		38	DB₀
AEC	4		37	DB,
V <sub>CC</sub>	5		36	DB₂
A <sub>o</sub>	6		35	DB,
Α,	7		34	DB,
A,	8		33	DB₅
Α,	9		32	DB₀
A <sub>4</sub>	10	6510	31	DB,
A <sub>5</sub>	11		30	P <sub>o</sub>
$A_{s}$	12		29	P,
Α,	13		28	P <sub>2</sub>
$A_8$	14		27	P <sub>3</sub>
A,	15		26	P <sub>4</sub>
A10	16		25	P <sub>s</sub>
Α,,	17		24	P <sub>6</sub>
A,,	18		23	Ρ,
A,3	19		22	A,,
$v_{SS}$	20		21	A <sub>14</sub>
			, ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	l



## **6510 CHARACTERISTICS**


## **MAXIMUM RATINGS**


RATING	SYMBOL	VALUE	UNIT
SUPPLY VOLTAGE	Vcc	-0.3 to +7.0	Vdc
INPUT VOLTAGE	Vin	-0.3 to +7.0	Vdc
OPERATING TEMPERATURE	TA	0 to +70	°C
STORAGE TEMPERATURE	TSTG	- 55 to + 150	°C

This device contains input protection against damage due to high static voltages or electric fields; however, precautions should be taken to avoid application of voltages higher than the maximum rating.

## ELECTRICAL CHARACTERISTICS (Vcc = $5.0V \pm 5\%$ , Vss = 0, T<sub>A</sub> = $0^{\circ}$ to + $70^{\circ}$ C)

CHARACTERISTIC	SYMBOL	MIN.	TYP.	MAX.	UNIT
Input High Voltage					
Ø <sub>1</sub> , Ø <sub>2(in)</sub>	VIH	Vcc - 0.2	,-	Vcc + 1.0V	Vdc
Input High Voltage			ļ		
RES, Po-P, IRQ, Data		Vss + 2.0	_	_	Vdc
Input Low Voltage					
∅1, ∅2(in)	VIL	Vss - 0.3	_	Vss + 0.2	Vdc
RES, P₀-P₁ IRQ, Data		_	_	Vss + 0.8	Vdc
Input Leakage Current					
$(V_{in} = 0 \text{ to } 5.25V, Vcc = 5.25V)$	11-			25	
Logic	lin	_		2.5 100	μ <b>Α</b> μ <b>Α</b>
$\varnothing_1, \varnothing_2$ (in)				100	μΛ
Three State (Off State) Input Current					
$(V_{in} = 0.4 \text{ to } 2.4\text{V}, \text{Vcc} = 5.25\text{V})$					
Data Lines	ITSI		_	10	μΑ
Output High Voltage					•
$(I_{OH} = -100 \mu Adc, Vcc = 4.75V)$			ļ		
Data, AO-A15, R/W, P <sub>0</sub> -P <sub>7</sub>	VOH	Vss + 2.4		_	Vdc
Out Low Voltage					
(I <sub>OL</sub> = 1.6mAdc, Vcc = 4.75V)					
Data, A0-A15, R/W, P₀-P₁	VOL			Vss + 0.4	Vdc
Power Supply Current	ICC	_	125		mA
Capacitance	С	Constant of the second			pF
$V_{in} = O, T_A = 25^{\circ}C, f = 1MHz$					1
Logic, P <sub>0</sub> -P <sub>2</sub>	C <sub>in</sub>	_	-	10	
Data		_	_	15	
AO-A15, R/W	Cout		_	12	
Ø,	CØ,	_	30	50	
Ø <sub>2</sub>	$C_{\varnothing_2}$	_	50	80	





## **AC CHARACTERISTICS**

1 MHz TIMING

2 MHz TIMING

ELECTRICAL CHARACTERISTICS (VCC = 5V  $\pm$  5%, VSS = 0V, T<sub>A</sub> = 0 $^{\circ}$  -70 $^{\circ}$ C)

## **CLOCK TIMING**

СН	IARACTERISTIC
Су	cle Time
	ock Pulse Width Ø1 easured at VCC - 0.2V) Ø2
	II Time, Rise Time easured from 0.2V to VCC-0.2V)
	elay Time between Clocks easured at 0.2V)

SYMBOL	MIN.	TYP.	MAX.
TCYC	1000	-	
PWHØ1 PWHØ2	430 470	_	_
T <sub>F</sub> , T <sub>R</sub>	-	_	25
т <sub>D</sub>	0	·	_

MIN.	TYP.	MAX.	UNITS
500	]	_	ns
215 235		_	ns ns
		15	ns
0	_	_	ns

## **READ/WRITE TIMING (LOAD=1TTL)**

CHARACTERISTIC	SYMBOL	MIN.	TYP.	MAX.	MIN.	TYP.	MAX.	UNITS
Read/Write Setup Time from 6508	TRWS	_	100	300	_	100	150	ns
Address Setup Time from 6508	TADS	-	100	300	_	100	150	ns
Memory Read Access Time	TACC	-	-	575	_		300	ns
Data Stability Time Period	TDSU	100		-	50			ns
Data Hold Time-Read	THR	10	<del>-</del>	-	10			ns
Data Hold Time-Write	THW	10	30	- 1	10	30		ns
Data Setup Time from 6510	T <sub>MDS</sub>	-	150	200	_	75	100	ns
Address Hold Time	T <sub>HA</sub>	10	30	-	10	30		ns
R/W Hold Time	THRW	10	30	-	10	30		ns
Delay Time, Ø2 negative transition					72.7			
to Peripheral Data valid	TPDW	_	_	300			150	μs
Peripheral Data Setup Time	TPDSU	300		-	150			ns
Address Enable Setup Time	TAES			75			75	ns
Address Disable *See Note 1	TAED			120			120	ns
Data Enable Setup Time	TDES		acc 10,000	120			120	ns
Data Disable *See Note 1	T <sub>DED</sub>			130			130	ns

\*Note 1 — 1TTL Load CL = 30 pf

## SIGNAL DESCRIPTION

#### Clocks $(\emptyset_1, \emptyset_2)$

The 6510 requires a two phase non-overlapping clock that runs at the Vcc voltage level.

#### Address Bus (A<sub>0</sub>·A<sub>15</sub>)

The tri state outputs are TTL compatible, capable of driving one standard TTL load and 130 pf.

#### Data Bus (D<sub>0</sub>-D<sub>7</sub>)

Eight pins are used for the data bus. This is a Bi-Directional bus, transferring data to and from the device and peripherals. The outputs are tri-state buffers capable of driving one standard TTL load and 130 pf.

#### Reset

This input is used to reset or start the microprocessor from a power down condition. During the time that this line is held low, writing to or from the microprocessor is inhibited. When a positive edge is detected on the input, the microprocessor will immediately begin the reset sequence.

After a system initialization time of six clock cycles, the mask interrupt flag will be set and the microprocessor will load the program counter from the memory vector locations FFFC and FFFD. This is the start location for program control.

After Vcc reaches 4.75 volts in a power up routine, reset must be held low for at least two clock cycles. At this time the R/W signal will become valid.

When the reset signal goes high following these two clock cycles, the microprocessor will proceed with the normal reset procedure detailed above.

#### Interrupt Request (IRQ)

This TTL level input requests that an interrupt sequence begin within the microprocessor. The microprocessor will complete the current instruction being executed before recognizing the request. At that time, the interrupt mask bit in the Status Code Register will be examined. If the interrupt mask flag is not set, the microprocessor will begin an interrupt sequence. The Program Counter and Processor Status Register are stored in the stack. The microprocessor will then set the interrupt mask flag high so that no further interrupts may occur. At the end of this cycle, the program counter low will be loaded from address FFFE, and program counter high from location FFFF, therefore transferring program control to the memory vector located at these addresses.

#### Address Enable Control (AEC)

The Address Bus is valid only when the Address Enable Control line is high. When low, the Address Bus is in a high-impedance state. This feature allows easy DMA and multiprocessor systems.

#### I/O Port (Po-P7)

Eight pins are used for the peripheral port, which can transfer data to or from peripheral devices. The Output Register is located in RAM at Address 0001, and the Data Direction Register is at Address 0000. The outputs are capable at driving one standard TTL load and 130 pf.

#### Read/Write (R/W)

This signal is generated by the microprocessor to control the direction of data transfers on the Data Bus. This line is high except when the microprocessor is writing to memory or a peripheral device.

#### ADDRESSING MODES

ACCUMULATOR ADDRESSING—This form of addressing is represented with a one byte instruction, implying an operation on the accumulator.

**IMMEDIATE ADDRESSING**—In immediate addressing, the operand is contained in the second byte of the instruction, with no further memory addressing required.

ABSOLUTE ADDRESSING—In absolute addressing, the second byte of the instruction specifies the eight low order bits of the effective address while the third byte specifies the eight high order bits. Thus, the absolute addressing mode allows access to the entire 65K bytes of addressable memory.

**ZERO PAGE ADDRESSING**—The zero page instructions allow for shorter code and execution times by only fetching the second byte of the instruction and assuming a zero high address byte. Careful use of the zero page can result in significant increase in code efficiency.

INDEXED ZERO PAGE ADDRESSING—(X, Y indexing)—This form of addressing is used in conjunction with the index register and is referred to as "Zero Page, X" or "Zero Page, Y." The effective address is calculated by adding the second byte to the contents of the index register. Since this is a form of "Zero Page" addressing, the content of the second byte references a location in page zero. Additionally, due to the "Zero Page" addressing nature of this mode, no carry is added to the high order 8 bits of memory and crossing of page boundaries does not occur.

INDEXED ABSOLUTE ADDRESSING—(X, Y indexing)—This form of addressing is used in conjunction with X and Y index register and is referred to as "Absolute, X," and "Absolute, Y." The effective address is formed by adding the contents of X and Y to the address contained in the second and third bytes of the instruction. This mode allows the index register to contain the index or count value and the instruction to contain the base address. This type of indexing allows any location referencing and the index to modify multiple fields resulting in reduced coding and execution time.

IMPLIED ADDRESSING—In the implied addressing mode, the address containing the operand is implicitly stated in the operation code of the instruction.

**RELATIVE ADDRESSING**—Relative addressing is used only with branch instructions and establishes a destination for the conditional branch.

The second byte of the instruction becomes the operand which is an "Offset" added to the contents of the lower eight bits of the program counter when the counter is set at the next instruction. The range of the offset is - 128 to + 127 bytes from the next instruction.

INDEXED INDIRECT ADDRESSING—In indexed indirect addressing (referred to as [Indirect, X]), the second byte of the instruction is added to the contents of the X index register, discarding the carry. The result of this addition points to a memory location on page zero whose contents is the low order eight bits of the effective address. The next memory location in page zero contains the high order eight bits of the effective address. Both memory locations specifying the high and low order bytes of the effective address must be in page zero.

INDIRECT INDEXED ADDRESSING—In indirect indexed addressing (referred to as [Indirect, Y]), the second byte of the instruction points to a memory location in page zero. The contents of this memory location is added to the contents of the Y index register, the result being the low order eight bits of the effective address. The carry from this addition is added to the contents of the next page zero memory location, the result being the high order eight bits of the effective address.

ABSOLUTE INDIRECT—The second byte of the instruction contains the low order eight bits of a memory location. The high order eight bits of that memory location is contained in the third byte of the instruction. The contents of the fully specified memory location is the low order byte of the effective address. The next memory location contains the high order byte of the effective address which is loaded into the sixteen bits of the program counter.

#### INSTRUCTION SET—ALPHABETIC SEQUENCE


ADC AND ASL BCC	Add Memory to Accumulator with Carry "AND" Memory with Accumulator Shift left One Bit (Memory or Accumulator) Branch on Carry Clear	LDA LDX LDY LSR	Load Accumulator with Memory Load Index X with Memory Load Index Y with Memory Shift One Bit Right (Memory or Accumulator)
BCS BEQ	Branch on Carry Set Branch on Result Zero	NOP	No Operation
BIT	Test Bits in Memory with Accumulator	ORA	"OR" Memory with Accumulator
BMI BNE BPL BRK BVC BVS	Branch on Result Minus Branch on Result not Zero Branch on Result Plus Force Break Branch on Overflow Clear Branch on Overflow Set	PHA PHP PLA PLP	Push Accumulator on Stack Push Processor Status on Stack Pull Accumulator from Stack Pull Processor Status from Stack
CLC CLD CLI CLV	Clear Carry Flag Clear Decimal Mode Clear Interrupt Disable Bit Clear Overflow Flag	ROL ROR RTI RTS	Rotate One Bit Left (Memory or Accumulator) Rotate One Bit Right (Memory or Accumulator) Return from Interrupt Return from Subroutine
CMP CPX CPY	Compare Memory and Accumulator Compare Memory and Index X Compare Memory and Index Y	SBC SEC SED	Subtract Memory from Accumulator with Borrow Set Carry Flag Set Decimal Mode
DEC DEX DEY	Decrement Memory by One Decrement Index X by One Decrement Index Y by One	SEI STA STX STY	Set Interrupt Disable Status Store Accumulator in Memory Store Index X in Memory Store Index Y in Memory
EOR	"Exclusive-or" Memory with Accumulator		
INC INX INY	Increment Memory by One Increment Index X by One Increment Index Y by One	TAX TAY TSX TXA	Transfer Accumulator to Index X Transfer Accumulator to Index Y Transfer Stack Pointer to Index X Transfer Index X to Accumulator
JMP JSR	Jump to New Location Jump to New Location Saving Return Address	TXS TYA	Transfer Index X to Stack Register Transfer Index Y to Accumulator

#### PROGRAMMING MODEL 0 NVBDIZC **ACCUMULATOR** PROCESSOR STATUS REG "P" A 0 INDEX REGISTER CARRY 1 = TRUE **INDEX REGISTER** X X → ZERO 1 ≈ RESULT ZERO 0 1 = DISABLE PCH → IRQ DISABLE PCL PROGRAM COUNTER "PC" 0 ➤ DECIMAL MODE 1 = TRUE s STACK POINTER "S" 1 BRK COMMAND ➤ OVERFLOW 1 = TRUE


## INSTRUCTION SET - OP CODES, Execution Time, Memory Requirements

➤ NEGATIVE

1 = NEG



Note: Commodore Semiconductor Group cannot assume liability for the use of undefined OP Codes



#### 6510 MEMORY MAP

## **APPLICATIONS NOTES**

Locating the Output Register at the internal I/O Port in Page Zero enhances the powerful Zero Page Addressing instructions of the 6510.

By assigning the I/O Pins as inputs (using the Data Direction Register) the user has the ability to change the contents of address 0001 (the Output Register) using peripheral devices. The ability to change these contents using peripheral inputs, together with Zero Page Indirect Addressing instructions, allows novel and versatile programming techniques not possible earlier.

COMMODORE SEMICONDUCTOR GROUP reserves the right to make changes to any products herein to improve reliability, function or design. COMMODORE SEMICONDUCTOR GROUP does not assume any liability arising ot of the application or use of any product or circuit described herein; neither does it convey any license under its patent rights nor the rights of others.

